返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 1000 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 1200 Features Ultra High Speed Rating Catalog Input range (Vp-p) 1.9 Power consumption (Typ) (mW) 2700 Architecture Pipeline SNR (dB) 69.7 ENOB (Bits) 11.3 SFDR (dB) 89 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

VQFNP (RMP) 72 100 mm² 10 x 10 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • 14 位分辨率、双通道、1GSPS ADC
  • 本底噪声:-158dBFS/Hz
  • 频谱性能(fIN = 170MHz,–1dBFS):
    • SNR:69.0dBFS
    • NSD:-155.9dBFS/Hz
    • SFDR:86dBc(包括交错音调)
    • SFDR:89dBc(不包括 HD2、HD3 和交错音调)
  • 频谱性能(fIN = 350MHz,–1dBFS):
    • SNR:66.3dBFS
    • NSD:-153.3dBFS/Hz
    • SFDR:75dBc
    • SFDR:85dBc(不包括 HD2、HD3 和交错音调)
  • 通道隔离:fIN = 170MHz 时为 100dBc
  • 满量程输入:1.9V VPP
  • 输入带宽 (3dB):1.2GHz
  • 片上抖动
  • 集成宽带 DDC 块
  • 支持子类 1 的 JESD204B 接口:
    • 10.0Gbps 时每个 ADC 具有 2 条信道
    • 5.0Gbps 时每个 ADC 具有 4 条信道
    • 支持多芯片同步
  • 功率耗散:1GSPS 时为每通道 1.35W
  • 封装:72 引脚 VQFNP (10mm × 10mm)

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADS54J40 是一款低功耗、高带宽、14 位、1.0GSPS 双通道模数转换器 (ADC)。该器件具有高信噪比 (SNR),可为需要在高瞬时带宽内实现超高动态范围的应用提供 -158dBFS/Hz 的本底噪声。该器件支持 JESD204B 串行接口,数据传输速率高达 10.0Gbps,每个 ADC 可支持双通道或四通道。经缓冲的模拟输入可在较宽频率范围内提供统一的输入阻抗,并尽可能降低采样和保持毛刺脉冲能量。可选择将每个 ADC 通道连接至数字下变频器 (DDC) 模块。ADS54J40 以超低功耗在宽输入频率范围内提供出色的无杂散动态范围 (SFDR)。

JESD204B 接口减少了接口线路数,从而实现高系统集成度。内部锁相环 (PLL) 会将 ADC 采样时钟加倍,以获得对各通道的 14 位数据进行串行化所使用的位时钟。

空白

空白

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 9
类型 标题 下载最新的英文版本 日期
* 数据表 ADS54J40 双通道 14 位 1.0GSPS 模数转换器 数据表 (Rev. C) 下载英文版本 (Rev.C) 2021年 5月 13日
技术文章 Keys to quick success using high-speed data converters 2020年 10月 13日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
用户指南 ADS54J40EVM User's Guide (Rev. A) 2016年 1月 12日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
待定 (tbd)
ADS54J40EVM
document-generic 用户指南
799
说明

ADS54J40EVM 是一种评估模块 (EVM),可用于对德州仪器 (TI) 的 ADS54J40 和 LMK04828 时钟抖动消除器进行评估。ADS54J40 是一款 14 位、1 GSPS 的低功耗模数转换器 (ADC),拥有具备 JESD204B 接口的缓冲模拟输入和输出。该 EVM 具备变压器耦合模拟输入,可适应广泛的信号源和频率。LMK04828 提供一个超低抖动和相位噪声的 ADC 采样时钟,以及系统参考时钟和器件采样时钟,从而实现一套完整的 JESD204B 子类 1 计时解决方案。

ADS54J40EVM 可通过高速 FMC 连接器直接连接到 TSW14J56EVM 数据采集硬件。使用 TSW14J56EVM 时,也可使用高速数据转换器专业软件进行数据采集和分析支持。

特性
  • 灵活变压器耦合模拟输入,支持各种源和频率
  • 易于使用的软件 GUI 支持通过一个 USB 接口针对各种情况对 ADS54J40 和 LMK04828 进行配置
  • 使用高速数据转换器专业软件快速评估 ADC 性能
  • 轻松连接至 TSW14J56EVM 采集卡

软件开发

固件 下载
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 快速设计 IP 支持以下 FPGA 系列:

  • Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
  • Xilinx Kintex™ UltraScale 和 UltraScale+
  • Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
  • Xilinx Artix™ 7 和 Artix 7 (Auto)
  • Xilinx Virtex 7
  • Xilinx (...)
特性
  • 与 JEDEC JESD204a/b/c 协议兼容
  • 支持子类 1 确定性延迟和多器件同步
  • 支持的通道速率
    • 在 8b/10b 模式下高达 16.375Gbps
    • 在 64b/66b 模式下高达 20Gbps
  • 支持协议相关的所有错误检测和报告功能
  • 集成的传输层可将通道数据转换为样本(HD 模式不支持该功能)
  • 优化了 FPGA 中的逻辑和内存占用量,所释放的资源将可用于应用逻辑(并在可能的情况下获得尺寸更小/成本更低的 FPGA)
  • 新颖的设计特性,包括在与线路速率异步的时钟速率下导出数据

设计工具和仿真

仿真模型 下载
SBAM205.ZIP (46 KB) - IBIS Model
仿真模型 下载
SBAM325.ZIP (5519 KB) - IBIS-AMI Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

参考设计

参考设计 下载
适用于上行 DOCSIS 3.1 应用的宽带接收器参考设计
TIDA-01378 — 此参考设计包括用于宽带接收器应用的模拟前端 (AFE) 信号链,其中使用 LMH2832 数字控制可变增益放大器 (DVGA) 和 ADS54J40 模数转换器 (ADC)。此设计主要针对适用于电缆调制解调器终端系统 (CMTS) 的上游 DOCSIS 3.1 接收器应用,并支持高达 196 MHz 的上游信号带宽。该电路满足了 DOCSIS 3.1 标准的滤波和模拟信号处理要求,使得系统设计人员更容易将设计立即整合在上游信号路径的 CMTS 侧。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
VQFN (RMP) 72 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频