主页 数据转换器 模数转换器 (ADC) 高速 ADC (≥10MSPS)
主页
数据转换器
模数转换器 (ADC)
高速 ADC (≥10MSPS)

ADS5282

正在供货

八通道、12 位、65MSPS 模数转换器 (ADC)

立即订购
数据表
勘误表

ADS5282

正在供货
数据表 立即订购

产品详情

Sample rate (max) (Msps) 65 Resolution (Bits) 12 Number of input channels 8 Interface type Serial LVDS Analog input BW (MHz) 520 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 616 Architecture Pipeline SNR (dB) 70 ENOB (Bits) 11.3 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 65 Resolution (Bits) 12 Number of input channels 8 Interface type Serial LVDS Analog input BW (MHz) 520 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 616 Architecture Pipeline SNR (dB) 70 ENOB (Bits) 11.3 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RGC) 64 81 mm² 9 x 9
  • Speed and Resolution Grades:
    • ADS5281: 12-bit, 50MSPS
    • ADS5282: 12-bit, 65MSPS
  • Power Dissipation:
    • 48mW/Channel at 30MSPS
    • 55mW/Channel at 40MSPS
    • 64mW/Channel at 50MSPS
    • 77mW/Channel at 65MSPS
  • 70dBFS SNR at 10MHz IF
  • Analog Input Full-Scale Range: 2VPP
  • Low-Frequency Noise Suppression Mode
  • 6dB Overload Recovery In One Clock
  • External and Internal (Trimmed) Reference
  • 3.3V Analog Supply, 1.8V Digital Supply
  • Single-Ended or Differential Clock:
    • Clock Duty Cycle Correction Circuit (DCC)
  • Programmable Digital Gain: 0dB to 12dB
  • Serialized DDR LVDS Output
  • Programmable LVDS Current Drive, Internal Termination
  • Test Patterns for Enabling Output Capture
  • Straight Offset Binary or Two’s Complement Output
  • Package Options:
    • 9mm × 9mm QFN-64
    • HTQFP-80 PowerPAD Compatible with ADS527x Family
  • Speed and Resolution Grades:
    • ADS5281: 12-bit, 50MSPS
    • ADS5282: 12-bit, 65MSPS
  • Power Dissipation:
    • 48mW/Channel at 30MSPS
    • 55mW/Channel at 40MSPS
    • 64mW/Channel at 50MSPS
    • 77mW/Channel at 65MSPS
  • 70dBFS SNR at 10MHz IF
  • Analog Input Full-Scale Range: 2VPP
  • Low-Frequency Noise Suppression Mode
  • 6dB Overload Recovery In One Clock
  • External and Internal (Trimmed) Reference
  • 3.3V Analog Supply, 1.8V Digital Supply
  • Single-Ended or Differential Clock:
    • Clock Duty Cycle Correction Circuit (DCC)
  • Programmable Digital Gain: 0dB to 12dB
  • Serialized DDR LVDS Output
  • Programmable LVDS Current Drive, Internal Termination
  • Test Patterns for Enabling Output Capture
  • Straight Offset Binary or Two’s Complement Output
  • Package Options:
    • 9mm × 9mm QFN-64
    • HTQFP-80 PowerPAD Compatible with ADS527x Family

The ADS528x is a family of high-performance, low-power, octal channel analog-to-digital converters (ADCs). Available in either a 9mm × 9mm QFN package or an HTQFP-80 package, with serialized low-voltage differential signaling (LVDS) outputs and a wide variety of programmable features, the ADS528x is highly customizable for a diversity of applications and offers an unprecedented level of system integration. An application note, XAPP774 (available at www.xilinx.com), describes how to interface the serial LVDS outputs of TI&3146;s ADCs to Xilinx field-programmable gate arrays (FPGAs). The ADS528x family is specified over the industrial temperature range of –40°C to +85°C.

The ADS528x is a family of high-performance, low-power, octal channel analog-to-digital converters (ADCs). Available in either a 9mm × 9mm QFN package or an HTQFP-80 package, with serialized low-voltage differential signaling (LVDS) outputs and a wide variety of programmable features, the ADS528x is highly customizable for a diversity of applications and offers an unprecedented level of system integration. An application note, XAPP774 (available at www.xilinx.com), describes how to interface the serial LVDS outputs of TI&3146;s ADCs to Xilinx field-programmable gate arrays (FPGAs). The ADS528x family is specified over the industrial temperature range of –40°C to +85°C.
open-in-new 查找其他 高速 ADC (≥10MSPS)
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索，并重试。
查看全部 18
类型 项目标题 下载最新的英语版本 日期
* 数据表 12-Bit Octal-Channel ADC Family Up to 65MSPS. 数据表 (Rev. I) 2012年 6月 1日
* 勘误表 Errata to ADS528x, Datasheet Literature Number SBAS397 (Rev. B) 2007年 10月 19日
用户指南 TSW6011EVM Quick Start Guide (Rev. D) 2016年 8月 17日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
技术文章 QAM modulation levels rising: 1024 QAM and beyond 2014年 2月 26日
设计指南 Direct Down-Conversion System With I/Q Correction (TIDA-00078 CerTIfied Design) 2013年 7月 23日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
应用手册 Understanding Serial LVDS Capture in High-Speed ADCs 2013年 7月 10日
应用手册 Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009年 4月 28日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE62005 as Clock Solution for High-Speed ADCs 2008年 9月 4日
用户指南 ADS528x 评估板用户手册 下载英文版本 2008年 8月 12日
应用手册 CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
应用手册 QFN Layout Guidelines 2006年 7月 28日

设计和开发

如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。

评估板

ADS5282EVM — ADS5282 八通道 12 位 65MSPS 模数转换器评估模块

特别说明：希望评估 ADS528x 的客户应订购 ADS528xEVM、ADSDESER-50EVM 和 ADSDESER-50EVM 适配卡。

ADS5282EVM 提供一个平台，用于在各种信号、基准和电源条件下对八通道 ADS5282 模数转换器 (ADC) 进行评估。

该 EVM 提供了一个外部 SMA 连接器，用于连接 ADC 的八个模拟输入和 ADC 时钟的输入。可使用单端或差分时钟为 ADC 提供计时，EVM 上的配置允许用户使用单端 PECL 时钟或差分变压器耦合时钟来评估 ADC。

EVM 通过高速、高密度 Samtec 输出接头提供数字输出。数字输出连接器直接连接到 (...)

TI.com 上无现货
软件编程工具

HSADC-SPI-UTILITY — 高速 ADC SPI 编程工具

下载
支持软件

DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件

此高速数据转换器专业 GUI 是一款 PC 程序（兼容 Windows® XP/7/10），旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供定制模式，以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)

用户指南: PDF | HTML
了解详情
仿真模型

ADS5281/82/87 IBIS Model

SBOC249.ZIP (360 KB) - IBIS Model
下载
计算工具

ADC-HARMONIC-CALC — 模数转换器 (ADC) 谐波计算器

    ADC 谐波计算工具是基于 excel 的计算器，用于确定当模数转换器中出现奈奎斯特混叠后高次谐波的频率空间的位置。

    如果给定 ADC 采样速率和有用信号的范围，该计算器可以确定第 2 至第 9 谐波是否会返送到有用信号的频带中。图表以图形方式显示了在出现奈奎斯特混叠后基本信号以及第 2 至第 9 谐波的位置。

下载
计算工具

JITTER-SNR-CALC — 用于 ADC 的抖动和 SNR 计算器

JITTER-SNR-CALC 可用于根据输入频率和时钟抖动来计算 ADC 的理论信噪比 (SNR) 性能。
下载
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDA-00078 — 具有 I/Q 校正的直接降压转换系统

TSW6011EVM 的现场可编程门阵列 (FPGA) 中实施的 I/Q 校正块可帮助用户在无线系统中采用直接降压转换接收器架构。I/Q 校正块包含一个单头盲算法，该算法可以校正零中频接收器系统中与频率无关的 I/Q 不平衡。除了 I/Q 校正块，FPGA 还包括一个数字增益块、一个数字功率测量块、两个内插块、一个 I/Q 偏移校正块和一个正交混频块。
设计指南: PDF
原理图: PDF
封装 引脚数 下载
VQFN (RGC) 64 了解详情
应遵守 TI 的评估模块标准条款与条件.

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频