ADC12J4000
- 出色的噪声和线性性能,最高可达 FIN = 3GHz 以上
- 可配置数字下变频器 (DDC)
- 抽取因数范围为 4 至 32(复杂基带输出)
- 在 4x 抽取率和 4000MSPS 条件下,
可用输出带宽为 800MHz - 在 32x 抽取率和 4000MSPS 条件下,
可用输出带宽为 100MHz - 旁路模式适用于整个奈奎斯特输出带宽
- 低引脚数目 JESD204B 子类 1 接口
- 自动优化输出通道计数
- 嵌入式低延迟信号范围指示
- 低功耗
- 主要规格:
- 最大采样率:4000MSPS
- 最小采样率:1000MSPS
- DDC 输出字大小:15 位复数(共 30 位)
- 旁路输出字大小:12 位偏移二进制数
- 噪底:−149dBFS/Hz 或 −150.8dBm/Hz
- 三阶互调失真 (IMD3):−64dBc(−13dBFS 时,FIN = 2140MHz ± 30MHz)
- 全功率带宽 (FPBW) (–3dB):3.2GHz))
- 峰值噪声功率比 (NPR):46dB
- 电源电压:1.9V 和 1.2V
- 功耗
- 旁路 (4000MSPS):2W
- 10 倍抽取率 (4000MSPS):2W
- 断电模式:< 50mW
ADC12J4000 器件为宽带采样和数字调谐器件。德州仪器 (TI) 的千兆次采样模数转换器 (ADC) 技术支持采用射频直接对大范围频谱采样。集成 DDC(数字下变频器)可进行数字滤波和下变频转换。所选频率块适用于 JESD204B 串行接口。数据以基带 15 位复数信息形式输出,以减轻下游处理压力。根据数字下变频器 (DDC) 抽取率和链接输出率设置,该数据将通过串行接口的 1 至 5 通道输出。
DDC 旁路模式还支持输出全速率 12 位原始 ADC 数据。此运行模式需要 8 个串行输出通道。
ADC12J4000 器件采用68 引脚超薄四方扁平无引线 (VQFN) 封装。该器件的工业环境运行温度范围为 –40°C ≤ TA ≤ 85°C。
技术文档
类型 | 项目标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | 具有集成 DDC 的 ADC12J4000 12 位 4GSPS ADC 数据表 (Rev. D) | PDF | HTML | 下载英文版本 (Rev.D) | PDF | HTML | 2018年 1月 11日 |
技术文章 | How to minimize filter loss when you drive an ADC | 2016年 10月 20日 | ||||
应用手册 | 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) | 2016年 6月 20日 | ||||
技术文章 | How to complete your RF sampling solution | 2016年 5月 18日 | ||||
技术文章 | RF sampling: clocking is the key every time | 2015年 12月 11日 | ||||
技术文章 | Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? | 2015年 12月 2日 | ||||
设计指南 | 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) | 2015年 10月 22日 | ||||
EVM 用户指南 | TSW12J54EVM User's Guide | 2015年 10月 21日 | ||||
应用手册 | System solution for avionics & defense | 2015年 9月 23日 | ||||
EVM 用户指南 | ADC12J4000EVM User's Guide (Rev. B) | 2015年 7月 27日 | ||||
模拟设计期刊 | 2015 年第 2 季度模拟应用期刊 | 下载英文版本 | 2015年 6月 18日 | |||
模拟设计期刊 | JESD204B 多器件同步:分解要求 | 下载英文版本 | 2015年 6月 18日 | |||
白皮书 | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015年 3月 19日 |
设计和开发
如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。
ADC12J4000EVM — ADC12J4000 12 位 4.0MSPS 射频采样模数转换器评估模块
ADC12J4000EVM 是一款用于评估 TI 的 ADC12J4000 的评估模块 (EVM)。ADC12J4000 是一款低功耗、12 位、4GSPS 射频采样模数转换器(ADC),具有缓冲模拟输入、具有可编程 NCO 和抽取设置(包括非抽取 12 位 ADC 输出)的集成数字下变频器,并采用 JESD204B 接口。该 EVM 具有变压器耦合模拟输入,可适应各种信号源和频率。EVM 中包含 LMX2581 时钟合成器和 LMK04828 JESD204B 时钟生成器,可以进行配置,以提供超低抖动 ADC 器件时钟和 SYSREF,从而实现完整的 JESD204B 子类 1 (...)
TSW12J54EVM — 宽带射频接收器参考设计
采用 8GHz 直流耦合全差分放大器的射频采样 4GSPS ADC。提供宽带宽、高性能的交流或直流耦合采集平台,其连续捕获带宽高达 2GHz。内置的 DDC 功能支持对捕获的信号进行调谐、降频转换和带宽缩减,从而实现灵活的射频采样应用开发。高带宽和直流耦合输入功能还支持高频时域应用。
TI-JESD204-IP — JESD204 快速设计 IP,用于连接到 TI 高速数据转换器的 FPGA
JESD204 快速设计 IP 免专利费,可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路,该链路可定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件
用户可以为 DATACONVERTERPRO-SW 提供定制模式,以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)
FREQ-DDC-FILTER-CALC — 射频采样频率规划器、模拟滤波器和 DDC Excel™ 计算器
在概念阶段,频率规划工具可微调 ADC 采样率和输入频率位置,以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活;而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段,且只提供采样率调优。
外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能;模拟滤波器工具可在设计阶段提供相关帮助。
在系统启动期间,如果快速傅里叶变换 (FFT) (...)
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
TIDA-00431 — 参考设计 - 采用 8GHz 直流耦合全差分放大器的 RF 采样 4GSPS ADC
此参考设计介绍了一个宽带射频接收器,该接收器利用 4 GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差动放大器前端。放大器前端提供信号增益并允许采集下行到直流的信号,而平衡-非平衡变压器耦合输入则做不到这一点。
TIDA-01017 — 适用于示波器、无线测试器和雷达的高速多通道 ADC 时钟参考设计
TIDA-01015 — 适用于数字示波器和无线测试器中的 12 位高速 ADC 的 4GHz 时钟参考设计
TIDA-00826 — 50Ω 2GHz 示波器前端参考设计
TIDA-00467 — 通过同步多个 JESD204B ADC 实现发射器定位参考设计
从 ADC 采样的数据在相位上一致。
TIDA-00432 — 将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步
TIDA-00359 — 面向 GSPS ADC 的时钟解决方案参考设计
封装 | 引脚数 | 下载 |
---|---|---|
VQFNP (NKE) | 68 | 了解详情 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。