主页 数据转换器 模数转换器 (ADC) 高速 ADC (≥10 MSPS)
主页
数据转换器
模数转换器 (ADC)
高速 ADC (≥10 MSPS)

ADC12J4000

正在供货

12 位、4.0GSPS、射频采样模数转换器 (ADC)

立即订购
数据表

ADC12J4000

正在供货
数据表 立即订购

产品详情

Sample rate (max) (Msps) 4000 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 4000 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (NKE) 68 100 mm² 10 x 10
  • 出色的噪声和线性性能，最高可达 FIN = 3GHz 以上
  • 可配置数字下变频器 (DDC)
  • 抽取因数范围为 4 至 32（复杂基带输出）
  • 在 4x 抽取率和 4000MSPS 条件下，
    可用输出带宽为 800MHz
  • 在 32x 抽取率和 4000MSPS 条件下，
    可用输出带宽为 100MHz
  • 旁路模式适用于整个奈奎斯特输出带宽
  • 低引脚数目 JESD204B 子类 1 接口
  • 自动优化输出通道计数
  • 嵌入式低延迟信号范围指示
  • 低功耗
  • 主要规格：
    • 最大采样率：4000MSPS
    • 最小采样率：1000MSPS
    • DDC 输出字大小：15 位复数（共 30 位）
    • 旁路输出字大小：12 位偏移二进制数
    • 噪底：−149dBFS/Hz 或 −150.8dBm/Hz
    • 三阶互调失真 (IMD3)：−64dBc（−13dBFS 时，FIN = 2140MHz ± 30MHz）
    • 全功率带宽 (FPBW) (–3dB)：3.2GHz））
    • 峰值噪声功率比 (NPR)：46dB
    • 电源电压：1.9V 和 1.2V
    • 功耗
      • 旁路 (4000MSPS)：2W
      • 10 倍抽取率 (4000MSPS)：2W
      • 断电模式：< 50mW
  • 出色的噪声和线性性能，最高可达 FIN = 3GHz 以上
  • 可配置数字下变频器 (DDC)
  • 抽取因数范围为 4 至 32（复杂基带输出）
  • 在 4x 抽取率和 4000MSPS 条件下，
    可用输出带宽为 800MHz
  • 在 32x 抽取率和 4000MSPS 条件下，
    可用输出带宽为 100MHz
  • 旁路模式适用于整个奈奎斯特输出带宽
  • 低引脚数目 JESD204B 子类 1 接口
  • 自动优化输出通道计数
  • 嵌入式低延迟信号范围指示
  • 低功耗
  • 主要规格：
    • 最大采样率：4000MSPS
    • 最小采样率：1000MSPS
    • DDC 输出字大小：15 位复数（共 30 位）
    • 旁路输出字大小：12 位偏移二进制数
    • 噪底：−149dBFS/Hz 或 −150.8dBm/Hz
    • 三阶互调失真 (IMD3)：−64dBc（−13dBFS 时，FIN = 2140MHz ± 30MHz）
    • 全功率带宽 (FPBW) (–3dB)：3.2GHz））
    • 峰值噪声功率比 (NPR)：46dB
    • 电源电压：1.9V 和 1.2V
    • 功耗
      • 旁路 (4000MSPS)：2W
      • 10 倍抽取率 (4000MSPS)：2W
      • 断电模式：< 50mW

ADC12J4000 器件为宽带采样和数字调谐器件。德州仪器 (TI) 的千兆次采样模数转换器 (ADC) 技术支持采用射频直接对大范围频谱采样。集成 DDC（数字下变频器）可进行数字滤波和下变频转换。所选频率块适用于 JESD204B 串行接口。数据以基带 15 位复数信息形式输出，以减轻下游处理压力。根据数字下变频器 (DDC) 抽取率和链接输出率设置，该数据将通过串行接口的 1 至 5 通道输出。

DDC 旁路模式还支持输出全速率 12 位原始 ADC 数据。此运行模式需要 8 个串行输出通道。

ADC12J4000 器件采用68 引脚超薄四方扁平无引线 (VQFN) 封装。该器件的工业环境运行温度范围为 –40°C ≤ TA ≤ 85°C。

ADC12J4000 器件为宽带采样和数字调谐器件。德州仪器 (TI) 的千兆次采样模数转换器 (ADC) 技术支持采用射频直接对大范围频谱采样。集成 DDC（数字下变频器）可进行数字滤波和下变频转换。所选频率块适用于 JESD204B 串行接口。数据以基带 15 位复数信息形式输出，以减轻下游处理压力。根据数字下变频器 (DDC) 抽取率和链接输出率设置，该数据将通过串行接口的 1 至 5 通道输出。

DDC 旁路模式还支持输出全速率 12 位原始 ADC 数据。此运行模式需要 8 个串行输出通道。

ADC12J4000 器件采用68 引脚超薄四方扁平无引线 (VQFN) 封装。该器件的工业环境运行温度范围为 –40°C ≤ TA ≤ 85°C。
filter 查找其他 高速 ADC (≥10 MSPS)
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 16
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 具有集成 DDC 的 ADC12J4000 12 位 4GSPS ADC 数据表 (Rev. D) PDF | HTML 英语版 (Rev.D) PDF | HTML 2018年 1月 11日
技术文章 How to minimize filter loss when you drive an ADC PDF | HTML 2016年 10月 20日
应用手册 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016年 6月 20日
技术文章 How to complete your RF sampling solution PDF | HTML 2016年 5月 18日
技术文章 RF sampling: clocking is the key every time PDF | HTML 2015年 12月 11日
技术文章 Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 2015年 12月 2日
技术文章 RF sampling: interleaving builds faster ADCs PDF | HTML 2015年 10月 29日
设计指南 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015年 10月 22日
应用手册 System solution for avionics & defense 2015年 9月 23日
技术文章 RF sampling: digital mixers make mixing fun PDF | HTML 2015年 9月 17日
技术文章 RF sampling: How over-sampling is cheating physics PDF | HTML 2015年 8月 21日
技术文章 Managing input data rates is a breeze PDF | HTML 2015年 6月 19日
模拟设计期刊 2015 年第 2 季度模拟应用期刊 英语版 2015年 6月 18日
模拟设计期刊 JESD204B 多器件同步：分解要求 英语版 2015年 6月 18日
技术文章 Why bother with RF sampling? PDF | HTML 2015年 5月 15日
白皮书 Ready to make the jump to JESD204B? White Paper (Rev. B) 2015年 3月 19日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

ADC12J4000EVM — ADC12J4000 12 位 4.0MSPS 射频采样模数转换器评估模块

ADC12J4000EVM 是一款用于评估 TI 的 ADC12J4000 的评估模块 (EVM)。ADC12J4000 是一款低功耗、12 位、4GSPS 射频采样模数转换器(ADC)，具有缓冲模拟输入、具有可编程 NCO 和抽取设置（包括非抽取 12 位 ADC 输出）的集成数字下变频器，并采用 JESD204B 接口。该 EVM 具有变压器耦合模拟输入，可适应各种信号源和频率。EVM 中包含 LMX2581 时钟合成器和 LMK04828 JESD204B 时钟生成器，可以进行配置，以提供超低抖动 ADC 器件时钟和 SYSREF，从而实现完整的 JESD204B 子类 1 (...)

用户指南: PDF
TI.com 上无现货
固件

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

支持的产品和硬件

支持的产品和硬件
发送申请
评估模块 (EVM) 用 GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

支持的产品和硬件

支持的产品和硬件
下载
仿真模型

ADC12J1600 IBIS Model (Rev. A)

SLAM223A.ZIP (24 KB) - IBIS Model
下载
仿真模型

ADC12J4000 IBIS-AMI Model (Rev. A)

SLAM198A.ZIP (4134 KB) - IBIS-AMI Model
下载
计算工具

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

支持的产品和硬件

支持的产品和硬件
下载
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDA-00431 — 参考设计 - 采用 8GHz 直流耦合全差分放大器的 RF 采样 4GSPS ADC

宽带射频 (RF) 接收器有助于极大提升无线电设计中的灵活性。较宽的瞬时带宽支持灵活调节而无需改动硬件且能够以间隔较大的频率捕获多个通道。

此参考设计介绍了一个宽带射频接收器，该接收器利用 4 GSPS 模数转换器 (ADC) 并具有一个 8GHz 直流耦合全差动放大器前端。放大器前端提供信号增益并允许采集下行到直流的信号，而平衡-非平衡变压器耦合输入则做不到这一点。

设计指南: PDF
原理图: PDF
参考设计

TIDA-01017 — 面向示波器、无线测试仪和雷达的高速多通道 ADC 时钟参考设计

TIDA-01017 参考设计通过测量射频采样 ADC 全输入频率范围内的通道间偏移，展示了高速多通道系统时钟解决方案的性能。通道间偏移对于相控阵雷达和示波器应用至关重要。ADC12J4000 是一款低功耗、12 位、4GSPS 射频采样模数转换器 (ADC)，具备缓冲模拟输入、集成数字下变频器，支持 JESD204B 接口，可捕获最高 4GHz 的信号。该设计展示了采用 LMK04828 的时钟解决方案，该方案通过 SYSREF 实现多个 ADC12J4000 信号链之间的同步。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01015 — 适用于数字示波器和无线测试仪中 12 位高速 ADC 的 4GHz 时钟参考设计

TIDA-01015 是一种适合高速直接射频采样 GSPS ADC 的时钟解决方案参考设计。此设计展示了采样时钟在为第二奈奎斯特区域输入信号频率实现高 SNR 方面的重要性。ADC12J4000 是一款 12 位 4GSPS 射频采样 ADC，具有 3.2GHz 的 3dB 输入带宽，能够采集高达 4GHz 的信号。此设计突出了适用于 ADC12J4000 的时钟解决方案，该器件采用 TRF3765，可在高输入频率条件下实现高 SNR 性能，适用于数字存储示波器 (DSO) 和无线测试仪等应用。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0034 — 66AK2L06 JESD 实现与宽带 ADC 和 DAC 的连接

此参考设计适用于目前使用 FPGA 或 ASIC 连接到高速数据转换器、需要在缩短上市时间的同时提高性能并显著降低成本、功耗和尺寸的开发人员，其中包含集成了 JESD204B 接口和数字前端 (DFE) 处理功能的首个广泛可用的处理器。通过连接 12J4000 ADC 和 38J84 DAC 可为测试和测量以及国防应用提供高效的解决方案。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00826 — 50Ω 2GHz 示波器前端参考设计

此参考设计是 50Ω 输入示波器应用的模拟前端的一部分。系统设计人员可轻松使用此评估平台来处理频域和时域应用中的直流到 2GHz 的输入信号。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00467 — 通过同步多个 JESD204B ADC 实现发射器定位参考设计

一种估算发射器位置的常用技术是使用在空间中分布的传感器阵列所发出的信号的振幅和相移数据。对于此类系统，必须保证传感器之间的确定性相位关系来减少实际测得的数据的误差，这一点十分重要。此应用设计将探讨如何同步多个带 JESD204B 接口的模数转换器 (ADC) 以便确保
从 ADC 采样的数据在相位上一致。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00432 — 将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步

此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件，并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据，测试结果显示出 50ps 内的同步，未使用特性化电缆，也未校准传播延迟。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00359 — 面向 GSPS ADC 的时钟解决方案参考设计

适用于 GSPS 数据转换器的低成本、高性能时钟解决方案。此参考设计讨论如何使用低噪声频率合成器 TRF3765 为 4 GSPS 模数转换器 (ADC12J4000) 生成采样时钟。实验展示了与数据表相当的 SNR 和 SFDR 性能。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
VQFNP (NKE) 68 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频