驱动程序或库
AFE77XX-WI-DESIGN — AFE77xx Wireless Infrastructure (WI) design files
Secure Server Folder for all AFE77xx Devices
AFE7769
- 基于直接上变频架构的四路发送器：
- 每个链的射频传输带宽高达 600MHz
- 基于 0-IF 下变频架构的四路接收器：
- 每个链的射频接收带宽高达 200MHz
- 基于射频采样 ADC 的反馈链：
- 射频接收带宽高达 600MHz
- 射频频率范围：600MHz 至 6GHz
- 用于 TX 和 RX LO 的四路宽带分数 N PLL 和 VCO
- 专门用于生成数据转换器时钟的整数 N PLL、VCO
- JESD204B 和 JESD204C 串行器/解串器接口支持：
- 8 个高达 29.5Gbps 的串行器/解串器收发器
- 8b/10b 和 64b/66b 编码
- 16 位、12 位、24 位和 32 位格式
- 子类 1 多器件同步
- 封装：17mm × 17mm FCBGA，间距 0.8mm
AFE7769 器件是一款高性能的多通道收发器，集成了四条直接上变频发送器链、四条直接下变频接收器链和两条宽带射频采样数字化辅助链（反馈路径）。发送器链和接收器链的高动态范围可使无线基站生成和接收 2G、3G、4G 和 5G 信号。
AFE7769 的低功率耗散和大规模通道集成特性能克服 4G 和 5G 大规模 MIMO 基站的功率和尺寸限制。宽带和高动态范围反馈路径可以帮助发送器链中的功率放大器进行数字预失真 (DPD)。串行器/解串器的高速度有助于减少传入和传出数据时所需的通道数。
AFE7769 的每个接收器链都具有一个 28dB 范围的数字步进衰减器 (DSA)，后跟一个宽带无源 IQ 解调器和一个基带放大器，此基带放大器具有集成式可编程抗混叠低通滤波器，用于驱动连续时间 Σ-Δ ADC。RX 链可接收高达 200MHz 的瞬时带宽 (IBW)。每个接收器通道都有两个模拟峰值功耗检测器和多个数字功耗检测器，可在接收器通道上辅助进行外部或内部自主 AGC，另外还具有一个射频过载检测器，可提供器件可靠性保护。集成式 QMC（正交不匹配补偿）算法能够持续监控和校正 RX 链 I 和 Q 不平衡不匹配的情况，无需注入任何专用信号或执行离线校准。
每个发送器链都具有两个 14 位、3Gsps IQ DAC，后跟一个可编程重建和 DAC 镜像抑制滤波器以及一个 IQ 调制器，用于驱动具有 39dB 范围增益控制功能的宽带射频放大器。TX 链集成了 QMC 和 LO 漏电消除算法，利用反馈路径来持续跟踪和更正 TX 链 IQ 不匹配和 LO 漏电的情况。
每条反馈路径均基于射频采样架构，并具有一个驱动 14 位 3Gsps 射频 ADC 的输入射频 DSA。直接采样架构提供了一个固有的宽带接收器链，并简化了 TX 链损失校准。反馈路径集成了两个独立的 NCO，可在两个观察到的射频输入带之间进行快速切换。
合成器部分集成了四路分数 N 射频 PLL，可产生四个不同的射频 LO，从而可支持最多两个不同的频带。每个频带可配置为两个发射器、两个接收器和一条反馈路径。
技术文档
未找到结果。请清除搜索并重试。
查看全部 16 | 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 具有反馈路径的 AFE7769 四通道射频收发器 数据表 | PDF | HTML | 英语版 | PDF | HTML | 2019年 8月 8日 |
| 用户指南 | AFE7769DEVM 与 Hitek Agilex eSOM7 FPGA 连接 | PDF | HTML | 英语版 | PDF | HTML | 2023年 10月 18日 | |
| 应用手册 | AFE7769器件软件指南 | 2023年 7月 3日 | ||||
| 应用手册 | AFE77 JESD204B 调试手册 | 2022年 10月 10日 | ||||
| 应用手册 | AFE77xx 镜像校正功能及问题定位 | 2022年 5月 30日 | ||||
| 应用手册 | 在数字预失真系统中使用 AFE77xx (Rev. B) | PDF | HTML | 英语版 (Rev.B) | 2021年 9月 20日 | ||
| 应用手册 | AFE77xx DAC JESD204B调试 | 2021年 7月 4日 | ||||
| 应用手册 | AFE77xx 集成收发器中的时分双工 (TDD) 模式 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | 2021年 5月 3日 | ||
| 应用手册 | 从 JESD204B 升级到 JESD204C 时的系统设计注意事项 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | 2021年 5月 3日 | ||
| 应用手册 | AFE77xx开发流程简介 | 2021年 4月 1日 | ||||
| 应用手册 | AGC简述 | 2020年 9月 25日 | ||||
| 应用手册 | AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing | 2020年 4月 15日 | ||||
| 用户指南 | AFE77xx Latte GUI | 2019年 7月 25日 | ||||
| 应用手册 | Temp Profile to Maintain Optimum FIT Performance | 2019年 7月 23日 | ||||
| 应用手册 | Controlling Latte GUI from Python | 2019年 7月 8日 | ||||
| 应用手册 | AFE77xx Power Solutions | 2019年 6月 25日 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
AFE7769-3P5EVM — AFE7769 支持 3.5GHz 的四通道射频收发器评估模块
AFE7769-3P5 评估模块 (EVM) 是用于评估 AFE77xx 系列集成射频收发器的电路板。AFE7769 和 AFE7799 器件支持多达四个发送、四个接收和两个反馈通道 (4T4R2F)，并集成了锁相环 (PLL) 和压控振荡器 (VCO)，可生成数据转换器时钟和 LO，其中 LO 具有 600MHz 至 6GHz 的可调频率范围。
AFE7769-3P5EVM 整合了射频 (RF) 平衡-非平衡变压器，符合专门支持 3.3GHz 至 3.8GHz 的要求，但也可进行扩展以支持高达 6GHz 的频率。AFE77xx 器件集成了八个符合 JESD204B/C 标准的串行器/解串器 (...)
评估板
AFE7769EVM — AFE7769 四通道射频收发器评估模块
AFE7769 评估模块 (EVM) 是用于评估 AFE77xx 系列集成射频收发器的电路板。AFE77xx 器件支持多达四个发送、四个接收和两个反馈通道 (4T4R2F)，并集成了锁相环 (PLL) 和压控振荡器 (VCO)，可生成数据转换器时钟和 LO，其中 LO 具有 600MHz 至 6GHz 的可调频率范围。
该标准 EVM 集成了射频平衡-非平衡变压器，可专用于支持 600MHz 至 2700MHz 频率范围。AFE77xx 器件集成了八个符合 JESD204B/C 标准的串行器/解串器 (SerDes) 收发器，它们能够以高达 29.5Gbps 的速率运行，以通过板载 FMC (...)
评估板
HTK-3P-AGILEX-ESOM7 — HITEK Agilex eSOM7 with FMC+ connector to RF transceiver EVMs
The Hitek Systems eSOM7 interfaces with the AFE8092, AFE8030, AFE7952, and AFE7920 through an FPGA mezzanine card (FMC) connector. It provides a quick evaluation and prototyping platform for 5G wireless solutions based on Intel’s latest high-performance 10-nm Agilex F-Series FPGA.
评估板
ULTICHIP-3P-UC1046 — 极芯通讯技术公司基于 UC1046 和 AFE7769 的小型蜂窝解决方案
极芯通讯技术公司的 Blade40 是一款低成本、高性能 Pico RU 解决方案，基于极芯的 UC1046 数字前端 (DFE) 和 TI 的 AFE7769 收发器，支持 4G LTE、5G NR 或 4G/5G 双模式。Blade40 的输出功率高达每根天线 250mW。可以定制其他配置以满足用户要求。
Blade40 支持 4G/5G RRU 的完整 DFE 功能，包括预编码处理、峰值系数降低 (CFR)、数字预失真处理 (DPD)、数字上变频 (DUC)、数字下变频 (DDC)、可配置的滤波处理器（滤波器）等。
前向回传接口 Blade40 可配置为 eCPRI 和 CPRI (...)
固件
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
支持的产品和硬件
评估模块 (EVM) 用 GUI
DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
支持的产品和硬件
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息：
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。