主页 数据转换器 模数转换器 (ADCs) 高速 ADCs (>10MSPS)

ADC32RF45

正在供货
立即订购

双通道、14 位、3GSPS 射频采样模数转换器 (ADC)

数据表
返回页首
双通道、14 位、3GSPS 射频采样模数转换器 (ADC)

ADC32RF45

正在供货
数据表 立即订购

产品详细信息

参数

Sample rate (Max) (MSPS) 3000 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Input range (Vp-p) 1.35 Power consumption (Typ) (mW) 6400 Architecture Pipeline SNR (dB) 63 ENOB (Bits) 10 SFDR (dB) 77 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

VQFNP (RMP) 72 100 mm² 10 x 10 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • 14 位双通道 3.0GSPS 模数转换器
  • 噪底：–155dBFS/Hz
  • RF 输入支持的频率最高达 4.0GHz
  • 孔径抖动：90fs
  • 通道隔离：95dB（fIN = 1.8GHz 时）
  • 频谱性能（fIN = 900MHz，–2dBFS）：
    • 信噪比 (SNR)：60.9dBFS
    • 无杂散动态范围 (SFDR)：67dBc（HD2、HD3）
    • SFDR：77dBc（最严重毛刺）
  • 频谱性能（fIN = 1.78GHz，–2dBFS）：
    • SNR：58.8dBFS
    • SFDR：66Bc（HD2、HD3）
    • SFDR：75dBc（最严重毛刺）
  • 片上数字下变频器：
    • 最多 4 个 DDC（双频带模式）
    • 每个 DDC 最多 3 个独立的数控振荡器 (NCO)
  • 片上输入钳位，用于过压保护
  • 带有报警引脚的可编程片上功率检测器，支持自动增益控制 (AGC)
  • 片上抖动
  • 片上输入端接电阻
  • 输入满量程：1.35 VPP
  • 支持多芯片同步
  • JESD204B 接口：
    • 基于子类 1 的确定性延迟
    • 12.5Gbps 时每个通道具有 4 条信道
  • 功耗：3.0GSPS 时为 3.2W/通道
  • 72 引脚超薄型四方扁平无引线 (VQFN) 封装 (10mm × 10mm)

应用

  • 多频带、多模式 2G、3G、4G 蜂窝接收器
  • 相控阵列雷达
  • 电子对抗战
  • 线缆基础设施
  • 无线宽带
  • 高速数字转换器
  • 软件定义无线电
  • 通信测试设备
  • 微波和毫米波接收器

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADC32RF45器件是一款 14 位 3.0GSPS 双通道模数转换器 (ADC)，支持输入频率高达 4GHz 及以上的射频 (RF) 采样。ADC32RF45设计旨在追求高信噪比 (SNR)，其在宽输入频率范围内兼具 –155dBFS/Hz 的噪声频谱密度与动态范围，并且可提供通道隔离。经缓冲的模拟输入配有片上端接电阻，可在较宽频率范围内提供统一输入阻抗并最大程度地降低采样和保持毛刺脉冲能量。

每个 ADC 通道均可连接到一个双频带数字下变频器 (DDC)，每个 DDC 最多连接三个独立的 16 位数控振荡器 (NCO) 用于相位相干跳频。此外，ADC 还配有前端峰值和 RMS 功率检测器及报警功能，用以支持外部自动增益控制 (AGC) 算法。

ADC32RF45支持 JESD204B 串行接口。该接口具有基于子类 1 的确定性延迟，数据传输速率高达 12.5Gbps，每个 ADC 最多四条信道。该器件采用 72 引脚 VQFN 封装 (10mm × 10mm)，支持工业级温度范围（-40℃ 到 +85°C）。

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索，并重试。 查看所有 18
类型 标题 下载最新的英文版本 日期
* 数据表 ADC32RF45 双通道、14 位 3.0GSPS 模数转换器 数据表 (Rev. C) 下载最新的英文版本 (Rev.D) 2017年 1月 27日
技术文章 Keys to quick success using high-speed data converters 2020年 10月 13日
用户指南 ADC32RFxxEVM User's Guide 2020年 1月 31日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
应用手册 Spurs Analysis in the RF Sampling ADC 2018年 2月 9日
用户指南 TSW40RF80EVM User's Guide 2017年 9月 27日
应用手册 Configuration Files for ADC32RF45, ADC32RF83, and ADC32RF80 2017年 9月 5日
应用手册 Designing a modern power supply for RF sampling converters 2017年 4月 26日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
用户指南 Wideband Receiver with 66AK2L06 JESD204B attach to ADC32RF80 Design Guide 2016年 9月 23日
应用手册 RF Sampling ADC with 800MHz of IBW LTE 2016年 9月 8日
应用手册 ADC32RF45: Amplifier to ADC Interface 2016年 9月 7日
白皮书 Analog advancements make waves in 5G communications 2016年 8月 12日
应用手册 How unmatched impedance at the clock input of an RF ADC affects SNR and jitter 2016年 7月 21日
应用手册 Clocking Optimization for RF Sampling Analog-to-Digital Converters 2016年 5月 17日
应用手册 S-parameters for ADC32RF45 2016年 5月 16日
应用手册 Implementing JESD204B SYSREF and achieving deterministic latency with ADC32RF45 2016年 5月 10日

设计与开发

有关其他条款或所需资源，请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
ADC32RF45 评估模块
ADC32RF45EVM
说明

ADC32RF45 EVM 展示了具有 JESD204B 接口的双通道 3Gsps 14 位 ADC 的性能。该 EVM 包含 ADC32RF45 器件、由 LMK04828 提供的 JESD204B 时钟和用于提供必需电压的 TI 电压稳压器。

此 ADC 每个通道的输入默认连接到变压器输入电路，该电路可连接到 50 欧姆单端信号源。通过变压器输入提供时钟基准输入，可将该时钟基准输入连接到 50 欧姆单端时钟源。可使用板载 LMK04828 生成必需的 JESD204B 时钟。通过板载 USB 连接和基于 Windows 的 GUI 访问配置寄存器。通过采用位于 FMC 连接器上的行业标准 JESD204B 引脚分配，可直接连接到 TSW14J56 采集卡以及大量市售 FPGA 开发平台。

特性

  • 板载时钟生成或外部时钟，通过生成 SYSREF 的 LMK04828 实现
  • JESD204B 数据接口可简化数字接口，兼容高达 10.8Gbps 的通道速率
  • 支持 JESD204B 子类 1 以实现同步和兼容性
  • 可选的抽取滤波器输出采样率较低的采样数据，从而改善 SNR
  • 片上抖动，可提高 SFDR

查看详细信息
评估板 下载
2499
说明

TSW40RF80 评估模块 (EVM) 是一种双发双收 (2T2R) 射频采样收发器参考设计。该模块包含 DAC38RF80 双通道射频采样数模转换器 (DAC) 和 ADC32RF45 双通道射频采样模数转换器 (ADC)。


DAC38RF80 采样率高达 9GSPS，包括用于高频时钟生成的板载 PLL/VCO。输出是单端的，便于连接 50Ω 的电路。ADC32RF45 采样率高达 3GSPS。它可以选择在每个通道中使用双数字下变频器，或者通过旁路访问奈奎斯特全带宽。


TSW40RF80EVM 包括 LMK04828 (...)

特性
  • 采用 JESD204B 接口的射频采样收发器
  • 具有单端输出的 DAC38RF80 双路射频 DAC
  • 具有旁路选项的 ADC32RF45 双路射频 ADC
  • 无 LDO 的电源管理解决方案
  • 板载时钟解决方案；四个不同的 ADC 时钟选项，其中包括 TX PLL 时钟输出
  • 通过 FMC 连接器与 TSW14J56 或 FPGA 开发套件相连
查看详细信息
评估板 下载
2499
说明

TSW40RF82 评估模块 (EVM) 是一种双发双收 (2T2R) 射频采样收发器参考设计。该模块包含 DAC38RF82 双通道射频采样数模转换器 (DAC) 和 ADC32RF45 双通道射频采样模数转换器 (ADC)。

DAC38RF82 采样率高达 9GSPS，采用交流耦合，带有板载 2:1 阻抗变压器的差动输出，可实现平衡至不平衡转换。ADC32RF45 采样率高达 3GSPS。它可以选择在每个通道中使用双数字下变频器，或者通过旁路访问奈奎斯特全带宽。

TSW40RF82EVM 包括 LMK04828 时钟发生器，用于为 DAC PLL 提供参考信号，以及用于生成 JESD204B 协议所需的 SYSREF 信号。还包括 LMX2582 射频合成器，用于为 ADC 提供超低相位噪声时钟解决方案。

TSW40RF82EVM 仅使用直流/直流转换器，可为所需的电源轨提供无 LDO 的高效电源管理解决方案。该设计在符合 FMC 的标准宽度内适用，且与 TI 信号/采集卡解决方案 (TSW14J56) 以及许多 FPGA 开发套件相连。

特性
  • 采用 JESD204B 接口的射频采样收发器
  • 具有差动输出的 DAC38RF82 双路射频 DAC
  • 具有旁路选项的 ADC32RF45 双路射频 ADC
  • 无 LDO 的电源管理解决方案
  • 板载时钟解决方案；四个不同的 ADC 时钟选项，其中包括 TX PLL 时钟输出
  • 通过 FMC 连接器与 TSW14J56 或 FPGA 开发套件相连
查看详细信息

软件开发

固件 下载
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP — JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。

JESD204 快速设计 IP 支持以下 FPGA 系列：

  • Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
  • Xilinx Kintex™ UltraScale 和 UltraScale+
  • Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
  • Xilinx Artix™ 7 和 Artix 7 (Auto)
  • Xilinx Virtex 7
  • Xilinx (...)
特性
  • 与 JEDEC JESD204a/b/c 协议兼容
  • 支持子类 1 确定性延迟和多器件同步
  • 支持的通道速率
    • 在 8b/10b 模式下高达 16.375Gbps
    • 在 64b/66b 模式下高达 20Gbps
  • 支持协议相关的所有错误检测和报告功能
  • 集成的传输层可将通道数据转换为样本（HD 模式不支持该功能）
  • 优化了 FPGA 中的逻辑和内存占用量，所释放的资源将可用于应用逻辑（并在可能的情况下获得尺寸更小/成本更低的 FPGA）
  • 新颖的设计特性，包括在与线路速率异步的时钟速率下导出数据
查看详细信息
评估模块 (EVM) 的 GUI 下载
SBAC148B.ZIP (179936 KB)

设计工具和仿真

仿真模型 下载
SBAM273.ZIP (46 KB) - IBIS Model
仿真模型 下载
SBAM274.ZIP (3109 KB) - IBIS-AMI Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真，从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真，以更好地展现您的系统。

除了一个完整的预加载模型库之外，您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后，可访问 TI store 购买产品。 

借助 PSpice for TI，您可使用合适的工具来满足您在整个设计周期（从电路探索到设计开发和验证）的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件，开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化，且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架，提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计，包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
查看详细信息
计算工具 下载
射频采样频率规划器、模拟滤波器和 DDC Excel™ 计算器
FREQ-DDC-FILTER-CALC — 此 Excel 计算器为系统设计人员提供了一种方法，可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能：频率规划、模拟滤波和抽取滤波器杂散位置。

在概念阶段，频率规划工具可微调 ADC 采样率和输入频率位置，以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活；而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段，且只提供采样率调优。

外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能；模拟滤波器工具可在设计阶段提供相关帮助。

在系统启动期间，如果快速傅里叶变换 (FFT) 频谱中出现不需要的杂散，抽取滤波器杂散定位器工具可提供帮助。ADC 输出整个奈奎斯特区域时，确定原始频率很简单，但不一定是杂散源。但如果复杂混合数字抽取起作用并且只有部分 FFT 频谱（其中杂散呈折叠状态）可用，此简单工具会将 ADC 的原始杂散映射到其新位置。
特性
  • 频率规划
  • 模拟滤波
  • 抽取滤波器杂散位置
查看详细信息
光绘文件 下载
SBAC147.ZIP (7034 KB)

参考设计

参考设计 下载
适用于微波回程连线的高带宽、零中频参考设计
TIDA-01435 — TSW40RF82EVM 参考设计提供了一个连接 DAC38RF82 和高性能调制器 TRF370417EVM 的平台。TRF370417EVM 可在高达 6GHz 的频率下调制宽带信号，属于微波回程应用的典型情况。TRF370417 器件可替代适用的高频器件。只需进行极少的改动即可将数模转换器 (DAC) 与调节器连接。本设计提供了将 TSW40RF82EVM 与 TRF370417EVM 连接的方法。
document-generic 原理图
参考设计 下载
信号分析仪和无线测试仪中的射频采样 ADC 的时钟参考设计
TIDA-01016 — TIDA-01016 是一款适合高动态范围高速 ADC 的时钟解决方案。射频输入信号由高速 ADC 直接采用射频取样法捕获。ADC32RF80 是一款双通道 14 位 3GSPS 射频取样 ADC。3dB 输入带宽为 3.2GHz，可以捕获高达 4GHz 的信号。此设计通过 LMX2582 展示了时钟解决方案，以期在微波回程应用中使用较高输入频率时实现 ADC32RF45 的最佳 SNR 性能。
document-generic 原理图
参考设计 下载
1GHz 信号带宽 RF 采样接收器参考设计
TIDA-01161 — 射频采样架构为传统超级外差架构提供了替代方案。射频采样模数转换器 (ADC) 以高采样率工作，将射频 (RF) 信号直接转换为数字信号。由于高采样率，射频采样架构支持很宽的信号带宽。更高的信号带宽可扩大系统容量，从而能够实现更快的数据传输或更佳的用户访问。

该参考设计采用 ADC32RF45，该器件是双通道、14 位分辨率 ADC，采样率高达 3GSPS。ADC 采样率除以 2 即为最大信号带宽。对于该参考设计，信号带宽容量超过 1GHz。最大输入频率由输入变压器和 ADC 输入缓冲器的输入带宽决定。该参考设计支持直接采集高达 4GHz 的射频信号，该频率适合所有主要电信频带和 S 频带雷达应用。该设计包含经优化的时钟解决方案，用于维持 JESD204B 串行数据接口并实现最高的信噪比 (SNR) 性能。
document-generic 原理图
参考设计 下载
多频段 RF 采样接收器参考设计
TIDA-01163 — 射频采样接收器直接在射频 (RF) 频带采集信号。在多频带应用中，所需信号的频带不是很宽，但它们在频谱中隔得很远。该参考设计在不同的射频频带中采集信号，并且以数字方式将其下变频至基带。

该参考设计展示了 ADC32RF80 双通道、14 位 3GSPS 射频采样电信接收器。该器件每个通道包含两个数字下变频器 (DDC)。DDC 提供 8 至 32 的抽取值并包含一个 16 位数控振荡器。利用 ADC32RF80 的高采样率，该参考设计采集较大的射频频谱样本，其中包含多个频带中的信号和可能不必要的干扰体。DDC 独立地将所需的频带混合到数字基带中。抽取可将输出数据速率降低至较低的水平，并针对所需的频带提供数字滤波，以消除干扰和提高信噪比性能。该功能对于要求高动态范围的高端电信接收器而言至关重要。
document-generic 原理图
参考设计 下载
用于射频取样 ADC 的无 LDO 高效电源网络参考设计
TIDA-01247 — 该 TIDA-01247 TI 设计展示了一款可为 ADC32RFxx 供电的经简化的高效网络。模数转换器 (ADC) 的全部三个电源域均使用一个开关稳压器提供，从而在不使用低压降 (LDO) 线性稳压器的情况下使用供电网络。此配置可提高总体能效，减少部件数量，并且不会引起任何 ADC 规格下降。
document-generic 原理图
参考设计 下载
射频采样 S 频带雷达接收器参考设计
TIDA-00814 — 使用 3Gsps、14 位模数转换器 (ADC) ADC32RF45 演示了在 S 频带工作的雷达系统的直接射频采样接收器方法。射频采样通过取消下变频降低了系统复杂性，并且使用高采样率实现了更宽的信号带宽。通过构建基于 ASR-11 空中交通控制雷达规范的接收器来演示该方法。
document-generic 原理图

CAD/CAE 符号

封装 引脚 下载
VQFN (RMP) 72 了解详情

订购与质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题 查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供，并不构成 TI 规范。参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。

培训系列

查看所有 TI 培训和视频