主页 数据转换器 模数转换器 (ADC) 高速 ADC (≥10 MSPS)
主页
数据转换器
模数转换器 (ADC)
高速 ADC (≥10 MSPS)

ADC12J1600

正在供货

12 位、1.6GSPS、射频采样模数转换器 (ADC)

立即订购
数据表

ADC12J1600

正在供货
数据表 立即订购

产品详情

Sample rate (max) (Msps) 1600 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 1600 Architecture Folding Interpolating SNR (dB) 55.3 ENOB (Bits) 8.8 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 1600 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.725 Power consumption (typ) (mW) 1600 Architecture Folding Interpolating SNR (dB) 55.3 ENOB (Bits) 8.8 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (NKE) 68 100 mm² 10 x 10
  • 出色的噪声和线性性能，最高可达 FIN = 3GHz 以上
  • 可配置数字下变频器 (DDC)
  • 抽取因数范围为 4 至 32（复杂基带输出）
  • 旁路模式适用于整个奈奎斯特输出带宽
  • 在 4x 抽取率和 2700MSPS 条件下，
    可用输出带宽为 540MHz
  • 在 4x 抽取率和 1600MSPS 条件下，
    可用输出带宽为 320MHz
  • 在 32x 抽取率和 2700MSPS 条件下，
    可用输出带宽为 67.5MHz
  • 在 32x 抽取率和 1600MSPS 条件下，
    可用输出带宽为 40MHz
  • 低引脚数目 JESD204B 子类 1 接口
  • 自动优化输出通道计数
  • 嵌入式低延迟信号范围指示
  • 低功耗
  • 主要规格：
    • 最大采样率：1600 或 2700MSPS
    • 最小采样率：1000MSPS
    • DDC 输出字大小：15 位复数（共 30 位）
    • 旁路输出字大小：12 位偏移二进制数
    • 噪底：–147.3dBFS/Hz (ADC12J2700)
    • 噪底：–145dBFS/Hz (ADC12J1600)
    • 三阶互调失真 (IMD3)：−64dBc（−13dBFS 时，FIN = 2140MHz ± 30MHz）
    • 全功率带宽 (FPBW) (–3dB)：3.2GHz））
    • 峰值噪声功率比 (NPR)：46dB
    • 电源电压：1.9V 和 1.2V
    • 功耗
      • 旁路 (2700MSPS)：1.8W
      • 旁路 (1600MSPS)：1.6W
      • 断电模式：< 50mW
  • 出色的噪声和线性性能，最高可达 FIN = 3GHz 以上
  • 可配置数字下变频器 (DDC)
  • 抽取因数范围为 4 至 32（复杂基带输出）
  • 旁路模式适用于整个奈奎斯特输出带宽
  • 在 4x 抽取率和 2700MSPS 条件下，
    可用输出带宽为 540MHz
  • 在 4x 抽取率和 1600MSPS 条件下，
    可用输出带宽为 320MHz
  • 在 32x 抽取率和 2700MSPS 条件下，
    可用输出带宽为 67.5MHz
  • 在 32x 抽取率和 1600MSPS 条件下，
    可用输出带宽为 40MHz
  • 低引脚数目 JESD204B 子类 1 接口
  • 自动优化输出通道计数
  • 嵌入式低延迟信号范围指示
  • 低功耗
  • 主要规格：
    • 最大采样率：1600 或 2700MSPS
    • 最小采样率：1000MSPS
    • DDC 输出字大小：15 位复数（共 30 位）
    • 旁路输出字大小：12 位偏移二进制数
    • 噪底：–147.3dBFS/Hz (ADC12J2700)
    • 噪底：–145dBFS/Hz (ADC12J1600)
    • 三阶互调失真 (IMD3)：−64dBc（−13dBFS 时，FIN = 2140MHz ± 30MHz）
    • 全功率带宽 (FPBW) (–3dB)：3.2GHz））
    • 峰值噪声功率比 (NPR)：46dB
    • 电源电压：1.9V 和 1.2V
    • 功耗
      • 旁路 (2700MSPS)：1.8W
      • 旁路 (1600MSPS)：1.6W
      • 断电模式：< 50mW

ADC12J1600 和 ADC12J2700 器件为宽带采样和数字调谐器件。德州仪器 (TI) 的千兆次采样模数转换器 (ADC) 技术支持采用射频直接对大范围频谱采样。集成 DDC（数字下变频器）可进行数字滤波和下变频转换。所选频率块适用于 JESD204B 串行接口。数据以基带 15 位复数信息形式输出，以减轻下游处理压力。根据数字下变频器 (DDC) 抽取率和链接输出率设置，该数据将通过串行接口的 1 至 5 通道输出。

DDC 旁路模式还支持输出全速率 12 位原始 ADC 数据。此运行模式需要 8 个串行输出通道。

ADC12J1600 和 ADC12J2700 器件采用 68 引脚超薄四方扁平无引线 (VQFN) 封装。该器件的工业环境运行温度范围为 –40°C ≤ TA ≤ 85°C。

ADC12J1600 和 ADC12J2700 器件为宽带采样和数字调谐器件。德州仪器 (TI) 的千兆次采样模数转换器 (ADC) 技术支持采用射频直接对大范围频谱采样。集成 DDC（数字下变频器）可进行数字滤波和下变频转换。所选频率块适用于 JESD204B 串行接口。数据以基带 15 位复数信息形式输出，以减轻下游处理压力。根据数字下变频器 (DDC) 抽取率和链接输出率设置，该数据将通过串行接口的 1 至 5 通道输出。

DDC 旁路模式还支持输出全速率 12 位原始 ADC 数据。此运行模式需要 8 个串行输出通道。

ADC12J1600 和 ADC12J2700 器件采用 68 引脚超薄四方扁平无引线 (VQFN) 封装。该器件的工业环境运行温度范围为 –40°C ≤ TA ≤ 85°C。
filter 查找其他 高速 ADC (≥10 MSPS)
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 3
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 具有集成 DDC 的 ADC12Jxx00 12 位 1.6 或 2.7GSPS ADC 数据表 (Rev. D) PDF | HTML 英语版 (Rev.D) PDF | HTML 2018年 1月 11日
应用手册 System solution for avionics & defense 2015年 9月 23日
白皮书 Ready to make the jump to JESD204B? White Paper (Rev. B) 2015年 3月 19日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

固件

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

支持的产品和硬件

支持的产品和硬件
发送申请
评估模块 (EVM) 用 GUI

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

支持的产品和硬件

支持的产品和硬件
下载
仿真模型

ADC12J1600 IBIS Model (Rev. A)

SLAM223A.ZIP (24 KB) - IBIS Model
下载
仿真模型

ADC12J4000 IBIS-AMI Model (Rev. A)

SLAM198A.ZIP (4134 KB) - IBIS-AMI Model
下载
计算工具

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

支持的产品和硬件

支持的产品和硬件
下载
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDA-00432 — 将 Xilinx 平台应用于相位阵列雷达系统以实现 JESD204B 千兆次采样 ADC 的同步

此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件，并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据，测试结果显示出 50ps 内的同步，未使用特性化电缆，也未校准传播延迟。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
VQFNP (NKE) 68 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频