返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 70 Resolution (Bits) 12 Number of input channels 8 Interface Parallel LVDS Analog input BW (MHz) 300 Features High Performance Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 1003 Architecture Pipeline SNR (dB) 71.1 ENOB (Bits) 11.5 SFDR (dB) 92 Operating temperature range (C) -40 to 85 Input buffer No open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

HTQFP (PFP) 80 196 mm² 14 x 14 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • Maximum Sample Rate: 70MSPS
  • 12-Bit Resolution
  • No Missing Codes
  • Total Power Dissipation:
    Internal Reference: 1W
    External Reference: 937mW
  • CMOS Technology
  • Simultaneous Sample-and-Hold
  • 71dBFS SNR at 5MHz IF
  • 3.3V Digital/Analog Supply
  • Serialized LVDS Outputs
  • Integrated Frame and Bit Patterns
  • Option to Double LVDS Clock Output Currents
  • Four Current Modes for LVDS
  • Pin- and Format-Compatible Family
  • TQFP-80 PowerPAD Package
  • APPLICATIONS
    • Portable Ultrasound Systems
    • Test Equipment
    • Military

PowerPAD Is a trademark of Texas Instruments.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

The ADS5273 is a high-performance, CMOS, 70MSPS, 8-channel analog-to-digital converter (ADC). An internal reference is provided, simplifying system design requirements. Low power consumption allows for the highest of system integration densities. Serial LVDS (low-voltage differential signaling) outputs reduce the number of interface lines and package size.

An integrated phase lock loop (PLL) multiplies the incoming ADC sampling clock by a factor of 12. This high-frequency LVDS clock is used in the data serialization and transmission process. The word output of each internal ADC is serialized and transmitted either MSB or LSB first. In addition to the eight data outputs, a bit clock and a word clock are also transmitted. The bit clock is at 6x the speed of the sampling clock, whereas the word clock is at the same speed of the sampling clock.

The ADS5273 provides an internal reference, or can optionally be driven with an external reference. Best performance is achieved through the internal reference mode.

The device is available in a PowerPAD TQFP-80 package and is specified over a -40°C to +85°C operating range.

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 16
类型 标题 下载最新的英文版本 发布
* 数据表 8-Channel, 12-Bit, 70MSPS Analog-to-Digital Converter with Serial LVDS Interface 数据表 2009年 1月 6日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
应用手册 Driving High Speed A/D Converters 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE62005 Application Report 2008年 9月 4日
应用手册 CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
用户指南 ADS527xEVM User's Guide 2005年 10月 18日
应用手册 Interfacing the VCA8613 with High-Speed ADCs 2005年 4月 5日
应用手册 Interfacing the VCA8617 with High-Speed ADCs 2005年 4月 5日
应用手册 Interfacing High-Speed LVDS Outputs of the ADS527x/ADS524x 2005年 2月 23日
应用手册 LVDS Outputs on the ADS527x 2004年 6月 10日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
说明

    ADC 谐波计算工具是基于 excel 的计算器,用于确定当模数转换器中出现奈奎斯特混叠后高次谐波的频率空间的位置。

    如果给定 ADC 采样速率和有用信号的范围,该计算器可以确定第 2 至第 9 谐波是否会返送到有用信号的频带中。图表以图形方式显示了在出现奈奎斯特混叠后基本信号以及第 2 至第 9 谐波的位置。

设计工具和仿真

仿真模型 下载
SBAM004.ZIP (20 KB) - IBIS Model
计算工具 下载
用于 ADC 的抖动和 SNR 计算器
JITTER-SNR-CALC JITTER-SNR-CALC 可用于根据输入频率和时钟抖动来计算 ADC 的理论信噪比 (SNR) 性能。

CAD/CAE 符号

封装 引脚 下载
HTQFP (PFP) 80 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持