主页 数据转换器 模数转换器 (ADC) 高速 ADC (≥10 MSPS)
主页
数据转换器
模数转换器 (ADC)
高速 ADC (≥10 MSPS)

ADS61B49

正在供货

14 位、250MSPS 模数转换器 (ADC)

立即订购
数据表

ADS61B49

正在供货
数据表 立即订购

产品详情

Sample rate (max) (Msps) 250 Resolution (Bits) 14 Number of input channels 1 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 700 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 790 Architecture Pipeline SNR (dB) 72.3 ENOB (Bits) 11.3 SFDR (dB) 92 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 250 Resolution (Bits) 14 Number of input channels 1 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 700 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 790 Architecture Pipeline SNR (dB) 72.3 ENOB (Bits) 11.3 SFDR (dB) 92 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFN (RGZ) 48 49 mm² 7 x 7
  • 集成式高阻抗模拟输入缓冲器
  • 最大采样率：250MSPS
  • 14 位分辨率 — ADS61B49
  • 12 位分辨率 — ADS61B29
  • 250MSPS 时的总功率耗散为 790mW
  • 双倍数据速率 (DDR) LVDS 和并行 CMOS 输出选项
  • 高达 6dB 的可编程精细增益支持 SNR/SFDR 权衡和 1Vpp 满量程运行
  • 直流偏移校正
  • 支持低至400mVPP 差分的输入时钟幅度
  • 48-QFN 封装 (7mm × 7mm)
  • 引脚与 ADS6149 系列兼容
  • 集成式高阻抗模拟输入缓冲器
  • 最大采样率：250MSPS
  • 14 位分辨率 — ADS61B49
  • 12 位分辨率 — ADS61B29
  • 250MSPS 时的总功率耗散为 790mW
  • 双倍数据速率 (DDR) LVDS 和并行 CMOS 输出选项
  • 高达 6dB 的可编程精细增益支持 SNR/SFDR 权衡和 1Vpp 满量程运行
  • 直流偏移校正
  • 支持低至400mVPP 差分的输入时钟幅度
  • 48-QFN 封装 (7mm × 7mm)
  • 引脚与 ADS6149 系列兼容

ADS61B49 (ADS61B29) 是采样速率高达 250MSPS 的 14 位（12 位）模数转换器。它在紧凑的 48-QFN 封装中实现了高动态性能与低功耗的结合。集成式模拟缓冲器使其非常适合多载波、大带宽通信应用。缓冲器可在宽频率范围内保持恒定的性能和输入阻抗。

ADS61B49 (ADS61B29) 具有精细增益选项，可用于在较低满量程输入范围时提升 SFDR 性能。它包含一个可用于消除 ADC 偏移的直流偏移校正环路。可提供双倍数据速率 (DDR) LVDS 和并行 CMOS 数字输出接口。在较低的采样速率下，ADC 会自动以按比例降低的功率运行，而不会影响性能。

它包括内部基准，同时省去了传统基准引脚及相关去耦电容器。该器件在额定工业温度范围（–40°C 至 85°C）内符合规格要求。

ADS61B49 (ADS61B29) 是采样速率高达 250MSPS 的 14 位（12 位）模数转换器。它在紧凑的 48-QFN 封装中实现了高动态性能与低功耗的结合。集成式模拟缓冲器使其非常适合多载波、大带宽通信应用。缓冲器可在宽频率范围内保持恒定的性能和输入阻抗。

ADS61B49 (ADS61B29) 具有精细增益选项，可用于在较低满量程输入范围时提升 SFDR 性能。它包含一个可用于消除 ADC 偏移的直流偏移校正环路。可提供双倍数据速率 (DDR) LVDS 和并行 CMOS 数字输出接口。在较低的采样速率下，ADC 会自动以按比例降低的功率运行，而不会影响性能。

它包括内部基准，同时省去了传统基准引脚及相关去耦电容器。该器件在额定工业温度范围（–40°C 至 85°C）内符合规格要求。
filter 查找其他 高速 ADC (≥10 MSPS)
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 14
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 ADS61Bx9 具有集成模拟缓冲器的 14 位/12 位、250MSPS ADC 数据表 (Rev. C) PDF | HTML 2026年 6月 9日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
应用手册 Band-Pass Filter Design Techniques for High-Speed ADCs 2012年 2月 27日
用户指南 GC5325 System Evaluation Kit (Rev. F) 2011年 4月 20日
应用手册 Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009年 4月 28日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 最新英语版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 英语版 2008年 10月 16日
应用手册 CDCE62005 as Clock Solution for High-Speed ADCs 2008年 9月 4日
应用手册 CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
应用手册 QFN Layout Guidelines 2006年 7月 28日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

支持软件

HSADC-SPI-UTILITY — ADS5400 EVM GUI

支持的产品和硬件

支持的产品和硬件
下载
支持软件

SBAC120 — TIGAR Support Files

支持的产品和硬件

支持的产品和硬件
下载
仿真模型

ADS61xx, ADS62Pxx HS IBIS Model (Rev. B)

SLWC088B.ZIP (653 KB) - IBIS Model
下载
计算工具

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

支持的产品和硬件

支持的产品和硬件
启动 下载
计算工具

JITTER-SNR-CALC — Jitter and SNR calculator

JITTER-SNR-CALC can be used for calculating theoretical Signal to Noise (SNR) performance of ADCs based on input frequency and clock jitter.

支持的产品和硬件

支持的产品和硬件
下载
设计工具

SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

支持的产品和硬件

支持的产品和硬件
下载
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGZ) 48 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频