产品详情

Sample rate (max) (Msps) 62 Resolution (Bits) 14 Number of input channels 1 Interface type Parallel LVDS Analog input BW (MHz) 300 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2, 4 Power consumption (typ) (mW) 1200 Architecture Pipeline SNR (dB) 73 ENOB (Bps) 11.7 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 62 Resolution (Bits) 14 Number of input channels 1 Interface type Parallel LVDS Analog input BW (MHz) 300 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2, 4 Power consumption (typ) (mW) 1200 Architecture Pipeline SNR (dB) 73 ENOB (Bps) 11.7 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
LQFP (PM) 64 144 mm² 12 x 12
  • HIGH DYNAMIC RANGE:
         High SFDR: 85dB at 10MHz fIN
         High SNR: 72dB at 10MHz fIN
  • ON-BOARD TRACK-AND-HOLD:
         Differential Inputs
         Selectable Full-Scale Input Range
  • FLEXIBLE CLOCKING:
         Differential or Single-Ended
         Accepts Sine or Square Wave Clocking Down to 0.5VPP
         Variable Threshold Level
  • APPLICATIONS
    • COMMUNICATIONS RECEIVERS
    • TEST INSTRUMENTATION
    • CCD IMAGING

All trademarks are the property of their respective owners.

  • HIGH DYNAMIC RANGE:
         High SFDR: 85dB at 10MHz fIN
         High SNR: 72dB at 10MHz fIN
  • ON-BOARD TRACK-AND-HOLD:
         Differential Inputs
         Selectable Full-Scale Input Range
  • FLEXIBLE CLOCKING:
         Differential or Single-Ended
         Accepts Sine or Square Wave Clocking Down to 0.5VPP
         Variable Threshold Level
  • APPLICATIONS
    • COMMUNICATIONS RECEIVERS
    • TEST INSTRUMENTATION
    • CCD IMAGING

All trademarks are the property of their respective owners.

The ADS5422 is a high-dynamic range, 14-bit, 62MSPS, pipelined Analog-to-Digital Converter (ADC). It includes a high-bandwidth linear track-and-hold amplifier that gives good spurious performance up to the Nyquist rate. The clock input can accept a low-level differential sine wave or square wave signal down to 0.5VPP, further improving the Signal-to-Noise Ratio (SNR) performance.

The ADS5422 has a 4VPP differential input range (2VPP • 2 inputs) for optimum Spurious-Free Dynamic Range (SFDR). The differential operation gives the lowest even-order harmonic components. A lower input voltage can also be selected using the internal references, further optimizing SFDR.

The ADS5422 is available in an LQFP-64 package.

The ADS5422 is a high-dynamic range, 14-bit, 62MSPS, pipelined Analog-to-Digital Converter (ADC). It includes a high-bandwidth linear track-and-hold amplifier that gives good spurious performance up to the Nyquist rate. The clock input can accept a low-level differential sine wave or square wave signal down to 0.5VPP, further improving the Signal-to-Noise Ratio (SNR) performance.

The ADS5422 has a 4VPP differential input range (2VPP • 2 inputs) for optimum Spurious-Free Dynamic Range (SFDR). The differential operation gives the lowest even-order harmonic components. A lower input voltage can also be selected using the internal references, further optimizing SFDR.

The ADS5422 is available in an LQFP-64 package.

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 12
类型 项目标题 下载最新的英语版本 日期
* 数据表 14-Bit, 62MSPS Sampling Analog-To-Digital Converter 数据表 (Rev. D) 2005年 6月 22日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
应用手册 High-Speed, Analog-to-Digital Converter Basics 2012年 1月 11日
应用手册 Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009年 4月 28日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
EVM 用户指南 ADS5421/22EVM 2003年 1月 30日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

计算工具

ADC-HARMONIC-CALC — 模数转换器 (ADC) 谐波计算器

    ADC 谐波计算工具是基于 excel 的计算器,用于确定当模数转换器中出现奈奎斯特混叠后高次谐波的频率空间的位置。

    如果给定 ADC 采样速率和有用信号的范围,该计算器可以确定第 2 至第 9 谐波是否会返送到有用信号的频带中。图表以图形方式显示了在出现奈奎斯特混叠后基本信号以及第 2 至第 9 谐波的位置。

计算工具

JITTER-SNR-CALC — 用于 ADC 的抖动和 SNR 计算器

JITTER-SNR-CALC 可用于根据输入频率和时钟抖动来计算 ADC 的理论信噪比 (SNR) 性能。
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚数 下载
LQFP (PM) 64 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

支持与培训

视频