ADS41B29
- ADS41B49: 14-Bit, 250 MSPS
ADS41B29: 12-Bit, 250 MSPS - Integrated High-Impedance
Analog Input Buffer:- Input Capacitance: 2 pF
- 200-MHz Input Resistance: 3 kΩ
- Maximum Sample Rate: 250 MSPS
- Ultralow Power:
- 1.8-V Analog Power: 180 mW
- 3.3-V Buffer Power: 96 mW
- I/O Power: 135 mW (DDR LVDS)
- High Dynamic Performance:
- SNR: 69 dBFS at 170 MHz
- SFDR: 82.5 dBc at 170 MHz
- Output Interface:
- Double Data Rate (DDR) LVDS with Programmable Swing and Strength:
- Standard Swing: 350 mV
- Low Swing: 200 mV
- Default Strength: 100-Ω Termination
- 2x Strength: 50-Ω Termination
- 1.8-V Parallel CMOS Interface Also Supported
- Double Data Rate (DDR) LVDS with Programmable Swing and Strength:
- Programmable Gain for SNR, SFDR Trade-Off
- DC Offset Correction
- Supports Low Input Clock Amplitude
- Package: VQFN-48 (7 mm × 7 mm)
The ADS41Bx9 are members of the ultralow-power ADS4xxx analog-to-digital converter (ADC) family, featuring integrated analog input buffers. These devices use innovative design techniques to achieve high dynamic performance, and consume extremely low power. The analog input pins have buffers, with benefits of constant performance and input impedance across a wide frequency range. The devices are well-suited for multi-carrier, wide bandwidth communications applications such as PA linearization.
The ADS41Bx9 have features such as digital gain and offset correction. The gain option can be used to improve SFDR performance at lower full-scale input ranges, especially at high input frequencies. The integrated dc offset correction loop can be used to estimate and cancel the ADC offset. At lower sampling rates, the ADC automatically operates at scaled-down power with no loss in performance.
The devices support both double data rate (DDR) low-voltage differential signaling (LVDS) and parallel CMOS digital output interfaces. The low data rate of the DDR LVDS interface (maximum 500 MBPS) makes using low-cost field-programmable gate array (FPGA)-based receivers possible. The devices have a low-swing LVDS mode that can be used to further reduce the power consumption. The strength of the LVDS output buffers can also be increased to support 50-Ω differential termination.
The devices are available in a compact VQFN-48 package and are specified over the industrial temperature range (–40°C to +85°C).
技术文档
设计和开发
如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。
ADS4149EVM — ADS4149 ADC 评估模块
ADS4149EVM 是能让设计者评估德州仪器 (TI) ADS4149 器件（超低功耗 14 位 250MSPS 模数转换器）的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4149 的灵活环境。
ADS4149EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010，它可用于驱动 ADS4149 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽，允许对组合的高性能 ADC 与时钟电路（相当于最终的系统级解决方案）进行快速评估。此外，还为 (...)
ADS41B29EVM — ADS41B29 评估模块
ADS41B29EVM 是能让设计者评估德州仪器 (TI) ADS41B29 器件（超低功耗 12 位 250MSPS 模数转换器，带集成高阻抗输入缓冲器）的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B29 的灵活环境。
ADS41B29EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010，它可用于驱动 ADS41B29 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽，允许对组合的高性能 ADC (...)
TSW3085EVM — 宽带发送信号链评估板和参考设计
TSW3085 评估模块为电路板，可允许系统设计人员借助 LMK04806B（美国国家半导体的正式产品）低噪声时钟发生器/抖动消除器，评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案，TSW3085EVM 包含用于为 DAC3482 数模转换器 (DAC) 以及 TRF3705 计时的 LMK04806B，可将来自 DAC 的 I/Q 输出向上变频为射频载体。
DAC3482 是双通道、超低功耗 16 位 1.25 GSPS DAC。
TRF3705 是高性能复数射频调制器，输出范围为 300 MHz 至 4 GHz。
LMK04806B (...)
DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件
用户可以为 DATACONVERTERPRO-SW 提供定制模式，以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)
TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool) (Rev. B)
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
| 封装 | 引脚数 | 下载 |
|---|---|---|
| VQFN (RGZ) | 48 | 了解详情 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。