数据表
ADC12DJ5200RF
- ADC 内核：
- 12 位分辨率
- 单通道模式下的采样率高达 10.4 GSPS
- 双通道模式下的采样率高达 5.2 GSPS
- 性能规格：
- 本底噪声（-20 dBFS，VFS = 1VPP-DIFF）：
- 双通道模式：-151.8 dBFS/Hz
- 单通道模式：-154.4 dBFS/Hz
- ENOB（双通道，FIN = 2.4 GHz）：8.6 位
- 本底噪声（-20 dBFS，VFS = 1VPP-DIFF）：
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：8 GHz
- 可用输入频率范围：> 10 GHz
- 满量程输入电压（VFS，默认值）：0.8 VPP
- 无噪声孔径延迟 (tAD) 调节：
- 精确采样控制：19 fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步特性：
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204C 串行数据接口：
- 最大通道速率：17.16 Gbps
- 支持 64b/66b 和 8b/10b 编码
- 8b/10b 模式兼容 JESD204B
- 可选数字下变频器 (DDC)：
- 4 倍、8 倍、16 倍和 32 倍复杂抽取
- 每个 DDC 均具有四个独立的 32 位 NCO
- 峰值射频输入功率 (Diff)：+26.5 dBm（+ 27.5 dBFS，560x 满量程功率）
- 可实现均衡的可编程 FIR 滤波器
- 功耗：4W
- 电源：1.1V/1.9V
ADC12DJ5200RF 器件是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。 ADC12DJ5200RF 可配置为双通道 5.2GSPS ADC 或单通道 10.4GSPS ADC。支持高达 10GHz 的可用输入频率范围，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。
ADC12DJ5200RF 使用具有多达 16 个串行通道的高速 JESD204C 输出接口，支持高达 17.16Gbps 的线路速率。通过 JESD204C 子类 1 支持确定性延迟和多器件同步。JESD204C 接口可进行配置，对线路速率和通道数进行权衡。支持 8b/10b 和 64b/66b 数据编码方案。64b/66b 编码支持前向纠错 (FEC)，可改进误码率。接口向后兼容 JESD204B 接收器。
无噪声孔径延迟调节和 SYSREF 窗口等创新的同步特性可简化多通道应用的系统设计。提供可选的数字下变频器 (DDC)，以便将数字信号频谱下变频到基带信号并降低接口速率。可编程 FIR 滤波器可实现片上均衡。
您可能感兴趣的相似产品
功能优于比较器件，可直接替换
功能与比较器件相同且具有相同引脚
技术文档
未找到结果。请清除搜索，并重试。
查看全部 9 | 类型 | 项目标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | ADC12DJ5200RF 10.4GSPS 单通道或 5.2GSPS 双通道、12 位射频采样模数转换器 (ADC) 数据表 (Rev. E) | PDF | HTML | 下载英文版本 (Rev.E) | PDF | HTML | 2023年 2月 15日 |
| 应用手册 | PLL 抖动对 GSPS ADC SNR 及 性能优化的影响 | 下载英文版本 | 2021年 11月 10日 | |||
| EVM 用户指南 | ADCxxDJxx00RF-TRF1208 Evaluation Module | PDF | HTML | 2021年 10月 12日 | |||
| 第三方文档 | JESD204C Intel® FPGA IP and TI ADC12DJ5200RF Interoperability Report for Intel® Stratix® 10 Devices | 2021年 7月 22日 | ||||
| 证书 | ADC12DJ5200RFEVM EU Declaration of Conformity (DoC) (Rev. B) | 2021年 3月 9日 | ||||
| 应用手册 | 通过 TPS62913 低纹波和低噪声降压转换器为敏感型 ADC 设计供电 | 下载英文版本 | PDF | HTML | 2021年 2月 5日 | ||
| 技术文章 | Keys to quick success using high-speed data converters | 2020年 10月 13日 | ||||
| 技术文章 | Step-by-step considerations for designing wide-bandwidth multichannel systems | 2019年 6月 4日 | ||||
| 技术文章 | So, what are S-parameters anyway? | 2019年 5月 23日 |
设计和开发
如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。
评估板
ADC12DJ5200RFEVM — ADC12DJ5200RF 射频采样 12 位双通道 5.2GSPS 或单通道 10.4GSPS ADC 评估模块
ADC12DJ5200RF 评估模块 (EVM) 可用于评估 ADC12DJ5200RF 器件。ADC12DJ5200RF 是一款具有缓冲模拟输入的低功耗、12 位、双通道 5.2GSPS/单通道 10.4GSPS、射频采样模数转换器 (ADC)，集成了具有可编程 NCO 和抽取设置（包括非抽取 12 位和 8 位 ADC 输出）的数字下变频器，该变频器具有 JESD204B/C 接口。该 EVM 具有变压器耦合模拟输入，可适应各种信号源和频率。
EVM 中包含 LMX2582 时钟合成器和 LMK04828 JESD204B/C 时钟生成器，可以将其配置为超低抖动 ADC 器件时钟和 (...)
评估板
TRF1208-ADC12DJ5200RFEVM — TRF1208 具有 ADC12DJ5200RF 的高速射频采样全差分放大器评估模块
TRF1208-ADC12DJ5200RFEVM 用于评估 ADC12DJ5200RF 和 ADC12DJ4000RF 模数转换器 (ADC)。ADC12DJ5200RF 是一款双通道 12 位 ADC，在双通道模式下运行时的采样率高达 5.2GSPS，在单通道模式下运行的采样率高达 10.4GSPS。ADC12DJ4000RF 是一款双通道 12 位 ADC，在双通道模式下运行时的采样率高达 4GSPS，在单通道模式下运行的采样率高达 8GSPS。
评估板
ANNAP-3P-WWDM60 — Annapolis Microsystems 4 通道 ADC，2 通道 DAC FPGA 夹层卡，高达 10GSPS
This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
固件
TI-JESD204-IP — JESD204 快速设计 IP，用于连接到 TI 高速数据转换器的 FPGA
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
JESD204 快速设计 IP 免专利费，可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路，该链路可定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
支持软件
DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件
此高速数据转换器专业 GUI 是一款 PC 程序（兼容 Windows® XP/7/10），旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。
用户可以为 DATACONVERTERPRO-SW 提供定制模式，以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)
计算工具
FREQ-DDC-FILTER-CALC — 射频采样频率规划器、模拟滤波器和 DDC Excel™ 计算器
此 Excel 计算器为系统设计人员提供了一种方法，可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能：频率规划、模拟滤波和抽取滤波器杂散位置。
在概念阶段，频率规划工具可微调 ADC 采样率和输入频率位置，以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活；而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段，且只提供采样率调优。
外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能；模拟滤波器工具可在设计阶段提供相关帮助。
在系统启动期间，如果快速傅里叶变换 (FFT) (...)
模拟工具
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
参考设计
TIDA-010128 — 适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计
此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法，然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加，交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施，在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594，采用了板载低噪声 (...)
参考设计
TIDA-01028 — 适用于高速示波器和宽带数字转换器的 12.8-GSPS 模拟前端参考设计
此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现。交错需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现相移。此功能还可用于最大限度地减少交错 ADC 常见的失配问题：最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树，该时钟树通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。
参考设计
TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分。此外，它还使用高性能 HotRod™ 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
| 封装 | 引脚数 | 下载 |
|---|---|---|
| FCCSP (AAV) | 144 | 了解详情 |
| FCCSP (ZEG) | 144 | 了解详情 |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。