具有双通道 5.2GSPS 或单通道 10.4GSPS 的射频采样 12 位 ADC
产品详细信息
参数
封装|引脚|尺寸
特性
- ADC 内核:
- 12 位分辨率
- 单通道模式下高达 10.4GSPS
- 双通道模式下高达 5.2GSPS
- 性能规格:
- 本底噪声(-20dBFS,VFS = 1.0VPP-DIFF):
- 双通道模式:-151.8dBFS/Hz
- 单通道模式:-154.4dBFS/Hz
- ENOB(双通道,FIN = 2.4GHz):8.6 位
- 本底噪声(-20dBFS,VFS = 1.0VPP-DIFF):
- VCMI 为 0V 时的缓冲模拟输入:
- 模拟输入带宽 (-3dB):8.0GHz
- 可用输入频率范围:> 10GHz
- 满量程输入电压(VFS,默认值):0.8VPP
- 无噪声孔径延迟 (TAD) 调节:
- 精确的采样控制:19fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步 特性:
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204C 串行数据接口:
- 最大通道速率:17.16Gbps
- 支持 64B/66B 和 8B/10B 编码
- 8B/10B 模式兼容 JESD204B
- 可选数字下变频器 (DDC):
- 4 倍和 8 倍复杂抽取
- 每个 DDC 均具有四个独立的 32 位 NCO
- 功耗:4.0W
- 电源电压:1.1V、1.9V
All trademarks are the property of their respective owners.
描述
ADC12DJ5200RF 器件是一款射频采样、千兆采样模数转换器 (ADC),可对从直流到 10GHz 以上的输入频率进行直接采样。ADC12DJ5200RF 可配置为双通道、5.2GSPS ADC 或单通道、10.4GSPS ADC。这些运行模式可通过编程方式在通道数和奈奎斯特带宽上进行权衡,从而使硬件具有灵活性,可满足多种 应用的需求。可用输入频率范围高达 10GHz,可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。
ADC12DJ5200RF 使用具有多达 16 个串行通道的高速 JESD204C 输出接口,支持高达 17.16Gbps 的线路速率。通过 JESD204C 子类 1 支持确定性延迟和多器件同步。JESD204C 接口可进行配置,对线路速率和通道数进行权衡。支持 8B/10B 和 64B/66B 数据编码方案。64b/66b 编码支持前向纠错 (FEC),可改进误码率。当使用 8B/10B 编码模式时,该接口向后兼容 JESD204B 接收器。
创新同步 功能,包括无噪声孔径延迟 (TAD) 调节和 SYSREF 窗口,可简化多通道 应用的系统设计。提供可选的数字降压转换器 (DDC),以便向基带提供数字转换并降低接口速率。
技术文档
类型 | 标题 | 下载最新的英文版本 | 日期 | |
---|---|---|---|---|
* | 数据表 | ADC12DJ5200RF 10.4-GSPS Single Channel or 5.2-GSPS Dual Channel, 12-bit, RF. 数据表 | 下载最新的英文版本 (Rev.B) | 2018年 3月 8日 |
应用手册 | Gsps ADC's Clocking | 2020年 11月 11日 | ||
技术文章 | Keys to quick success using high-speed data converters | 2020年 10月 13日 | ||
应用手册 | 使用 TPS62913 低噪降压转换器的为敏感噪声模数转换器设计供电 | 2020年 9月 30日 | ||
技术文章 | Step-by-step considerations for designing wide-bandwidth multichannel systems | 2019年 6月 4日 | ||
技术文章 | So, what are S-parameters anyway? | 2019年 5月 23日 | ||
用户指南 | Generic Wrist Watch Programmer's Guide | 2019年 4月 5日 | ||
技术文章 | How to achieve fast frequency hopping | 2019年 3月 3日 |
设计与开发
有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。硬件开发
说明
ADC12DJ5200RF 评估模块 (EVM) 可用于评估 ADC12DJ5200RF 器件。ADC12DJ5200RF 是一款具有缓冲模拟输入的低功耗、12 位、双通道(5.2GSPS/通道)10.4GSPS、射频采样模数转换器 (ADC),集成了具有可编程 NCO 和抽取设置(包括非抽取 12 位和 8 位 ADC 输出)的数字下变频器,该变频器具有 JESD204B/C 接口。该 EVM 具有变压器耦合模拟输入,可适应各种的信号源和频率。EVM 中包含 LMX2582 时钟合成器和 LMK04828 JESD204B/C 时钟生成器,可以将其配置为超低抖动 ADC 器件时钟和 SYSREF,从而实现完整的 JESD204B/C 子类 1 时钟解决方案。
通过一个易于使用的软件 GUI 来控制 ADC12DJ5200RF、LMX2582 和 LMK04828,从而针对各种使用情况进行快速配置。
ADC12DJ5200RFEVM 可通过高速 FMC+ 连接器直接连接到 TSW14J57EVM 数据采集硬件。使用 TSW14J57EVM 时,也可使用高速数据转换器专业软件 (DATACONVERTERPRO-SW) 进行数据采集和分析支持。
特性
- 灵活的变压器耦合模拟输入,支持各种信号源和频率
- 易于使用的软件 GUI 支持通过 USB 接口针对各种配置要求对 ADC12DJ5200RF、LMX2582 和 LMK04828 器件进行配置
- 使用高速数据转换器专业软件 (DATACONVERTERPRO-SW) 快速评估 ADC 性能
- 轻松连接至 TSW14J57EVM 数据采集卡
说明
软件开发
当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。
JESD204 快速设计 IP 支持以下 FPGA 系列:
- Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
- Xilinx Kintex™ UltraScale 和 UltraScale+
- Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
- Xilinx Artix™ 7 和 Artix 7 (Auto)
- Xilinx Virtex 7
- Xilinx (...)
特性
- 与 JEDEC JESD204a/b/c 协议兼容
- 支持子类 1 确定性延迟和多器件同步
- 支持的通道速率
- 在 8b/10b 模式下高达 16.375Gbps
- 在 64b/66b 模式下高达 20Gbps
- 支持协议相关的所有错误检测和报告功能
- 集成的传输层可将通道数据转换为样本(HD 模式不支持该功能)
- 优化了 FPGA 中的逻辑和内存占用量,所释放的资源将可用于应用逻辑(并在可能的情况下获得尺寸更小/成本更低的 FPGA)
- 新颖的设计特性,包括在与线路速率异步的时钟速率下导出数据
设计工具和仿真
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。
除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。
借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。
入门
- 申请使用 PSPICE-FOR-TI 仿真器
- 下载并安装
- 观看有关仿真入门的培训
特性
- 利用 Cadence PSpice 技术
- 带有一套数字模型的预装库可在最坏情形下进行时序分析
- 动态更新确保您可以使用全新的器件型号
- 针对仿真速度进行了优化,且不会降低精度
- 支持对多个产品进行同步分析
- 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
- 可离线使用
- 在各种工作条件和器件容许范围内验证设计,包括
- 自动测量和后处理
- Monte Carlo 分析
- 最坏情形分析
- 热分析
在概念阶段,频率规划工具可微调 ADC 采样率和输入频率位置,以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活;而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段,且只提供采样率调优。
外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能;模拟滤波器工具可在设计阶段提供相关帮助。
在系统启动期间,如果快速傅里叶变换 (FFT) 频谱中出现不需要的杂散,抽取滤波器杂散定位器工具可提供帮助。ADC 输出整个奈奎斯特区域时,确定原始频率很简单,但不一定是杂散源。但如果复杂混合数字抽取起作用并且只有部分 FFT 频谱(其中杂散呈折叠状态)可用,此简单工具会将 ADC 的原始杂散映射到其新位置。
特性
- 频率规划
- 模拟滤波
- 抽取滤波器杂散位置
参考设计
设计文件
-
download TIDA-010128 Assembly Drawing.pdf (2981KB) -
download TIDA-010128 PCB.pdf (28701KB) -
download TIDA-010128 CAD Files.zip (37212KB) -
download TIDA-010128 Gerber.zip (13521KB) -
download TIDA-01028 & TIDA-010128 BOM.pdf (240KB)
设计文件
-
download TIDA-01028 Assembly Drawing.pdf (2940KB) -
download TIDA-01028 PCB.pdf (28699KB) -
download TIDA-01028 CAD Files.zip (41928KB) -
download TIDA-01028 Gerber.zip (13521KB) -
download TIDA-01028 & TIDA-010128 BOM.pdf (240KB)
设计文件
-
download TIDA-01027 BOM.pdf (209KB) -
download TIDA-01027 Assembly Drawing.pdf (878KB) -
download TIDA-01027 PCB.pdf (2971KB) -
download TIDA-01027 CAD Files.zip (2870KB) -
download TIDA-01027 Gerber.zip (765KB)
CAD/CAE 符号
封装 | 引脚 | 下载 |
---|---|---|
FCBGA (AAV) | 144 | 了解详情 |
订购与质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/FIT 估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关