主页 数据转换器 模数转换器 (ADCs) 高速 ADCs (>10MSPS)

ADC12DJ5200RF

预发布
立即订购

业界最快的双通道 5.2GSPS 或单通道 10.4GSPS 射频采样 12 位 ADC

数据表
返回页首
业界最快的双通道 5.2GSPS 或单通道 10.4GSPS 射频采样 12 位 ADC

ADC12DJ5200RF

预发布
数据表 立即订购

产品详细信息

参数

Sample rate (Max) (MSPS) 5200, 10400 Resolution (Bits) 12 Number of input channels 2, 1 Interface JESD204B, JESD204C Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 4010 Architecture Folding Interpolating SNR (dB) 56.7 ENOB (Bits) 9 SFDR (dB) 78 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

FCBGA (AAV) 144 - open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • ADC 内核：
    • 12 位分辨率
    • 单通道模式下高达 10.4GSPS
    • 双通道模式下高达 5.2GSPS
  • 性能规格：
    • 本底噪声（-20dBFS，VFS = 1.0VPP-DIFF）：
      • 双通道模式：-151.8dBFS/Hz
      • 单通道模式：-154.4dBFS/Hz
    • ENOB（双通道，FIN = 2.4GHz）：8.6 位
  • VCMI 为 0V 时的缓冲模拟输入：
    • 模拟输入带宽 (-3dB)：8.0GHz
    • 可用输入频率范围：> 10GHz
    • 满量程输入电压（VFS，默认值）：0.8VPP
  • 无噪声孔径延迟 (TAD) 调节：
    • 精确的采样控制：19fs 步长
    • 简化同步和交错
    • 温度和电压不变延迟
  • 简便易用的同步 特性：
    • 自动 SYSREF 计时校准
    • 样片标记时间戳
  • JESD204C 串行数据接口：
    • 最大通道速率：17.16Gbps
    • 支持 64B/66B 和 8B/10B 编码
    • 8B/10B 模式兼容 JESD204B
  • 可选数字下变频器 (DDC)：
    • 4 倍和 8 倍复杂抽取
    • 每个 DDC 均具有四个独立的 32 位 NCO
  • 功耗：4.0W
  • 电源电压：1.1V、1.9V

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADC12DJ5200RF 器件是一款射频采样、千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。ADC12DJ5200RF 可配置为双通道、5.2GSPS ADC 或单通道、10.4GSPS ADC。这些运行模式可通过编程方式在通道数和奈奎斯特带宽上进行权衡，从而使硬件具有灵活性，可满足多种 应用的需求。可用输入频率范围高达 10GHz，可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。

ADC12DJ5200RF 使用具有多达 16 个串行通道的高速 JESD204C 输出接口，支持高达 17.16Gbps 的线路速率。通过 JESD204C 子类 1 支持确定性延迟和多器件同步。JESD204C 接口可进行配置，对线路速率和通道数进行权衡。支持 8B/10B 和 64B/66B 数据编码方案。64b/66b 编码支持前向纠错 (FEC)，可改进误码率。当使用 8B/10B 编码模式时，该接口向后兼容 JESD204B 接收器。

创新同步 功能，包括无噪声孔径延迟 (TAD) 调节和 SYSREF 窗口，可简化多通道 应用的系统设计。提供可选的数字降压转换器 (DDC)，以便向基带提供数字转换并降低接口速率。

 open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

Sample availability

Preproduction samples are available (PADC12DJ5200RFAAV). Order now

技术文档

= 特色
未找到结果。请清除搜索，并重试。 查看所有 4
类型 标题 下载最新的英文版本 发布
* 数据表 ADC12DJ5200RF 10.4-GSPS Single Channel or 5.2-GSPS Dual Channel, 12-bit, RF. 数据表 下载最新的英文版本 (Rev.A) 2018年 3月 8日
技术文章 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
技术文章 So, what are S-parameters anyway? 2019年 5月 23日
用户指南 Generic Wrist Watch Programmer's Guide 2019年 4月 5日

设计与开发

有关其他条款或所需资源，请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
说明

ADC12DJ5200RF 评估模块 (EVM) 可用于评估 ADC12DJ5200RF 器件。ADC12DJ5200RF 是一款具有缓冲模拟输入的低功耗、12 位、双通道（5.2GSPS/通道）10.4GSPS、射频采样模数转换器 (ADC)，集成了具有可编程 NCO 和抽取设置（包括非抽取 12 位和 8 位 ADC 输出）的数字下变频器，该变频器具有 JESD204B/C 接口。该 EVM 具有变压器耦合模拟输入，可适应各种的信号源和频率。EVM 中包含 LMX2582 时钟合成器和 LMK04828 JESD204B/C 时钟生成器，可以将其配置为超低抖动 ADC 器件时钟和 SYSREF，从而实现完整的 JESD204B/C 子类 1 时钟解决方案。

通过一个易于使用的软件 GUI 来控制 ADC12DJ5200RF、LMX2582 和 LMK04828，从而针对各种使用情况进行快速配置。

ADC12DJ5200RFEVM 可通过高速 FMC+ 连接器直接连接到 TSW14J57EVM 数据采集硬件。使用 TSW14J57EVM 时，也可使用高速数据转换器专业软件 (DATACONVERTERPRO-SW) 进行数据采集和分析支持。

特性
  • 灵活的变压器耦合模拟输入，支持各种信号源和频率
  • 易于使用的软件 GUI 支持通过 USB 接口针对各种配置要求对 ADC12DJ5200RF、LMX2582 和 LMK04828 器件进行配置
  • 使用高速数据转换器专业软件 (DATACONVERTERPRO-SW) 快速评估 ADC 性能
  • 轻松连接至 TSW14J57EVM 数据采集卡
查看详细信息

设计工具和仿真

仿真模型 下载
SLVMCW9.ZIP (37 KB) - IBIS Model
仿真模型 下载
SLVMD65.ZIP (1533 KB) - IBIS-AMI Model
原理图 下载
SLVC778.ZIP (16455 KB)

参考设计

参考设计 下载
适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计
TIDA-010128 — 此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法，然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加，交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施，在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594，采用了板载低噪声 JESD204B 时钟发生器。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
适用于高速示波器和宽带数字转换器的 12.8-GSPS 模拟前端参考设计
TIDA-01028 — 此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现。交错需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现相移。此功能还可用于最大限度地减少交错 ADC 常见的失配问题：最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树，该时钟树通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计
TIDA-01027 — 此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分。此外，它还使用高性能 HotRodTM 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本

CAD/CAE 符号

封装 引脚 下载
FCBGA (AAV) 144 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有主题

所有内容均由 TI 和社区网友按“原样”提供，并不构成 TI 规范。参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。

培训系列

查看所有 TI 培训和视频