All trademarks are the property of their respective owners.
ADS42JB69 和 ADS42JB49 是高线性、双通道，16 和 14 位，250MSPS，模数转换器 (ADC)。 这些器件支持 JESD204B 串口，数据速率高达
3.125Gbps。 经缓冲的模拟输入在大大降低采样保持毛刺脉冲能量的同时，在宽频率范围内提供统一的输入阻抗，这使得它可以轻松地将模拟输入驱动至极高输入频率。 采样时钟分频器可实现更灵活的系统时钟架构设计。 此器件采用内部抖动算法以在宽输入频率范围内提供出色的无杂散动态范围 (SFDR)。
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADS42JBx9 双通道、14 和 16 位、250MSPS 模数转换器 数据表 (Rev. F) | PDF | HTML | 英语版 (Rev.F) | PDF | HTML | 2015年 2月 10日 |
| 应用手册 | Correcting the Low-Frequency Response of the ADS42LBxx, ADS42JBxx for Time-Domai | 2016年 5月 2日 | ||||
| 用户指南 | TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) | PDF | HTML | 2016年 1月 11日 | |||
| 应用手册 | Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) | 2015年 5月 22日 | ||||
| 白皮书 | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015年 3月 19日 | ||||
| 用户指南 | Interoperability of TI ADS42JB69 Family of JESD204B ADCs with Altera FPGAs | 2013年 10月 4日 | ||||
| 应用手册 | Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) | 2013年 7月 19日 | ||||
| 应用手册 | LMK04828 as a Clock Source for the ADS42JB69 | 2012年 11月 14日 | ||||
| 应用手册 | 所选封装材料的热学和电学性质 | 2008年 10月 16日 | ||||
| 应用手册 | 模数规格和性能特性术语表 (Rev. A) | 最新英语版本 (Rev.B) | 2008年 10月 16日 | |||
| 应用手册 | 高速数据转换 | 英语版 | 2008年 10月 16日 |
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
ADS42JB49EVM 是一种评估模块 (EVM)，可用于对德州仪器 (TI) 的 ADS42JB49 和 LMK04828 时钟抖动消除器进行评估。ADS42JB49 是一款 14 位、250 MSPS 的低功耗模数转换器 (ADC)，拥有具备 JESD204B 接口的缓冲模拟输入和输出。该 EVM 具备变压器耦合模拟输入，可适应广泛的信号源和频率。LMK04828 提供一个超低抖动和相位噪声的 ADC 采样时钟，以及系统参考时钟和器件采样时钟，从而实现一套完整的 JESD204B 子类 1 计时解决方案。
ADS42JB49 和 LMK04828 通过一个易于使用的软件 GUI (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)
The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。
Analog Engineer's Calc Installer
General calculator tool for analog design support.
The design resource accessed as www.ti.com/lit/zip/slwc107 or www.ti.com/lit/xx/slwc107w/slwc107w.zip has been migrated to a new user experience at www.ti.com/tool/download/SLWC107. Please update any bookmarks accordingly.