返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 370 Resolution (Bits) 16 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 800 Features High Performance Rating Catalog Input range (Vp-p) 1.7 Power consumption (Typ) (mW) 1607 Architecture Pipeline SNR (dB) 70 ENOB (Bits) 11.2 SFDR (dB) 88 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

WQFN (RME) 56 64 mm² 8 x 8 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • 分辨率:16 位
  • 转换率:370MSPS
  • 1.7VP-P 输入满量程范围
  • 性能:
    • 输入:150MHz,-3dBFS
      • 信噪比 (SNR):69.6dBFS
      • 噪声频谱密度:-152.3dBFS/Hz
      • 无寄生动态范围 (SFDR):88dBFS
      • 非 HD2 和非 HD-3 寄生信号:-90dBFS
  • 功率耗散:每通道 800mW
  • 缓冲模拟输入
  • 无外部旁路的片上精密基准
  • 支持相位同步的输入采样时钟分频器(1、2、4 或 8 分频)
  • JESD204B 1 子类串行数据接口
    • 信道速率高达 7.4Gb/s
    • 可配置为每通道 1 条或 2 条信道
  • 快速超范围信号
  • 4 线制,1.2V,1.8V,2.5V 或 3V 兼容串行外设接口 (SPI)
  • 56 引脚超薄四方扁平无引线 (WQFN) 封装,(8mm x 8mm,引脚间距 0.5mm)

应用范围

  • 高中频 (IF) 采样接收器
  • 多载波基站接收器
    • GSM/EDGE,CDMA2000,UMTS,LTE,WiMax
  • 多样性、多模式和多波段接收器
  • 数字预失真
  • 测试和测量设备
  • 通信仪器仪表
  • 便携式仪表

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADC16DX370 器件是一款单片双通道高性能模数转换器,此转换器能够以 370MSPS 的采样速率将模拟输入信号转换为 16 位数字字。 这款转换器使用具有集成输入缓冲器的差分管道式架构,以便在保持低功耗的同时提供出色的动态性能。

集成输入缓冲器消除了来自内部开关电容器采样电路的电荷回馈噪声,并且简化了驱动放大器、抗混叠滤波器以及阻抗匹配的系统级设计。 一个输入采样时钟分频器用可配置相位选择提供整数分频比,以简化系统计时。 集成低噪声电压基准在无需外部去耦合电容器的情况下简化电路板级设计。 在 56 引脚,8mm x 8mm WQFN 封装中,通过一个 JESD204B 1 子类接口提供输出数字数据。 可使用 SPI 来配置与 1.2V 至 3V 逻辑电路兼容的器件。

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 8
类型 标题 下载最新的英文版本 日期
* 数据表 ADC16DX370 具有 7.4Gb/s JESD204B 输出的双路 16 位 370MSPS 模数转换器 (ADC) 数据表 (Rev. C) 下载英文版本 (Rev.C) 2015年 12月 29日
技术文章 Keys to quick success using high-speed data converters 2020年 10月 13日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
白皮书 Ready to make the jump to JESD204B? White Paper (Rev. B) 2015年 3月 19日
用户指南 ADC16DX370EVM User's Guide (Rev. A) 2014年 12月 17日
应用手册 Equalization Optimization of the ADC16DX370 JESD204B Serial Link 2014年 9月 9日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
ADC16DX370 评估模块
ADC16DX370EVM
document-generic 用户指南
499
说明

The ADC16DX370EVM is an evaluation module used for evaluation of the ADC16DX370.  The ADC16DX370 is a low power, 16-bit, 370-MSPS analog to digital converter (ADC) with a buffered analog input, and outputs featuring a JESD204B interface operating at up to 7.4Gb/s. The EVM has (...)

特性
  • Flexible transformer coupled analog input and clock input to allow for a variety of sources and frequencies
  • Easy to use software GUI to configure the ADC16DX370 and LMK04828 for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High Speed Data Converter Pro (...)
评估板 下载
document-generic 用户指南
599
说明

TSW16DX370EVM 是一个用于评估高性能接收器中频超外差子系统解决方案的参考设计板,包括德州仪器(TI) 的以下产品:

  • 具有集成中频放大器的 TRF37B32 双下变频混频器
  • LMH6517 双路数字控制型可变增益放大器 (DVGA)
  • ADC16DX370 双通道 16 位模数转换器 (ADC)
  • 具有集成 VCO 的 LMX2581 宽带频率合成器
  • LMK04828 超低抖动合成器和抖动消除器

此参考设计具有 700-2700MHz 的宽射频输入范围、100MHz 以上的中频带宽、368.64MSPS 的采样率以及 7.37Gb/s 的高速串行数据输出速率,所有这些特征源于板载 61.44MHz 参考振荡器。位于中频的两个 LC 带通滤波器提供良好的抗混叠保护和水平通带响应。信号链可实现 28.7dB 的功率增益,并提供步幅为 0.5dB 的低至 -2.8dB 的可变增益控制。

ADC16DX370EVM 通过高速 FMC 连接器与 TSW14J56EVM 数据采集硬件直连,并可选择性地连接到多家供应商的大量 FPGA 参考平台。 

使用 TSW14J56EVM 时,也可使用高速数据转换器专业软件进行数据采集和分析支持。

特性
  • 高线性低噪声超外差子系统参考设计
  • 宽射频输入范围和 100MHz 以上的中频带宽
  • 使用高速数据转换器专业软件快速评估 ADC 性能
  • 简单连接到 TSW14J56EVM 数据采集卡,或直接连接到基于 FMC 的 Xilinx 开发平台
  • 易于使用的软件 GUI 支持通过 USB 接口针对各种配置要求对板载器件进行配置

软件开发

固件 下载
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 快速设计 IP 支持以下 FPGA 系列:

  • Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
  • Xilinx Kintex™ UltraScale 和 UltraScale+
  • Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
  • Xilinx Artix™ 7 和 Artix 7 (Auto)
  • Xilinx Virtex 7
  • Xilinx (...)
特性
  • 与 JEDEC JESD204a/b/c 协议兼容
  • 支持子类 1 确定性延迟和多器件同步
  • 支持的通道速率
    • 在 8b/10b 模式下高达 16.375Gbps
    • 在 64b/66b 模式下高达 20Gbps
  • 支持协议相关的所有错误检测和报告功能
  • 集成的传输层可将通道数据转换为样本(HD 模式不支持该功能)
  • 优化了 FPGA 中的逻辑和内存占用量,所释放的资源将可用于应用逻辑(并在可能的情况下获得尺寸更小/成本更低的 FPGA)
  • 新颖的设计特性,包括在与线路速率异步的时钟速率下导出数据
支持软件 下载
High Speed Data Converter Pro 软件
DATACONVERTERPRO-SW 此高速数据转换器专业 GUI 是一款 PC 程序(兼容 Windows® XP/7),有助于评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡,为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供可加载到 TI 数模转换器 (DAC) 中的定制模式。支持从模数转换器 (ADC) 采集内导出 CSV 文件,以进行外部分析。

DATACONVERTERPRO-SW 兼容相关器件部分中列出的所有 ADC 和 DAC。如果不清楚 TSW1400 是否支持相关的器件,请在数据转换器的 e2e 论坛上提问。

特性
  • 兼容 TSW1400、TSW1405、TSW1406 和 TSW14J10、TSW14J50、TSW14J56 和 TSW14J57 模式生成和数据采集平台
  • 适用于所有的 TI 高速 DAC、ADC 和 AFE 产品
  • 提供时域和频域分析
  • 支持单音调、多音调和调制信号性能分析
  • 同时支持多达 16 个转换器通道
  • 兼容 TI 模式生成 GUI

设计工具和仿真

仿真模型 下载
SNVM586A.ZIP (38 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

参考设计

参考设计 下载
具有 16 位 ADC 和 100MHz IF 带宽的 700–2700MHz 双通道接收器参考设计
TIDA-00360 通过无线网络向客户提供更快数据链路的需求越来越高,因此推动了收发器硬件实现越来越高的性能,进而在面对忙碌环境中常见的强烈阻塞信号时能够提供足够的带宽来支持最大的标准化多运营商频段(在某些情况下具有频段聚合功能),同时提供足够的接收器灵敏度和动态范围。此 TI 设计介绍了一种射频接收器子系统参考设计,它采用可实现 100MHz 以上带宽的 16 位采样器。此设计中包括下变频混频器、数字可变增益放大器 (DVGA)、高速流水线模数转换器 (ADC)、本振 (LO) 射频合成器和抖动消除时钟发生器。
document-generic 原理图 document-generic 用户指南
参考设计 下载
JESD204B 串行链路的均衡器优化
TIDA-00353 采用均衡技术可以有效地补偿数据转换器的 JESD204B 高速串行接口中的信道损耗。此参考设计采用了 ADC16DX370 双 16 位 370 MSPS 模数转换器 (ADC),该转换器利用去加重均衡技术来准备供传输的 7.4 Gbps 串行数据。通过配置,用户可以优化输出驱动器的去加重设置 (DEM) 和输出电压摆幅设置 (VOD),以便反向匹配信道特征。实验表明可通过 20 英寸 FR-4 材料以全数据速率接收清晰的数据眼图。
document-generic 原理图 document-generic 用户指南
参考设计 下载
采用高速 ADC 的 JESD204B 链路延时设计
TIDA-00153 JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现了确定性延迟,确定包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
WQFN (RME) 56 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频