可提供此产品的更新版本

open-in-new 比较替代产品
功能与比较器件相似
ADC3569 正在供货 具有 LVDS 接口和高达 32768 倍抽取率的 16 位单通道 500MSPS ADC Lower power, higher SNR, LVDS interface

产品详情

Sample rate (max) (Msps) 500 Resolution (Bits) 16 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 1300 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 1.7 Power consumption (typ) (mW) 915 Architecture Pipeline SNR (dB) 70.6 ENOB (Bits) 11.3 SFDR (dB) 83 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 500 Resolution (Bits) 16 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 1300 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 1.7 Power consumption (typ) (mW) 915 Architecture Pipeline SNR (dB) 70.6 ENOB (Bits) 11.3 SFDR (dB) 83 Operating temperature range (°C) -40 to 85 Input buffer Yes
WQFN (RTA) 40 36 mm² 6 x 6
  • 单通道
  • 16 位分辨率
  • 最大时钟速率:500Msps
  • 小型 40 引脚四方扁平无引线 (QFN) 封装 (6mm x 6mm)
  • 输入缓冲器输入带宽 (3dB):1300MHz
  • 孔径抖动:80fs
  • 片上时钟分频器:/1、/2 和 /4
  • 片上抖动
  • 使用前台和后台校准实现稳定动态性能
  • 输入幅值和相位调整
  • 输入满量程:1.7 Vpp
  • 电源:1.2/1.8/3V
  • JESD204B 接口
    • 与子类别 1 兼容
    • 双通道,速率为 5Gbps
  • 支持多芯片同步
  • 主要技术规格
    • 功耗:500Msps 时为 915mW
    • fin = 210MHz (–1dBFS) 条件下的性能
      • 信噪比 (SNR):69.3dBFS
      • 噪声频谱密度 (NSD):–153.3dBFS/Hz
      • 无杂散动态范围 (SFDR):80dBc
      • 非 HD2,HD3:–91dBFS
    • fin = 450MHz (–1dBFS) 条件下的性能
      • SNR:67dBFS
      • NSD:–151dBFS/Hz
      • SFDR:77dBc(HD2,HD3)
      • 非 HD2,HD3:-89dBFS
  • 单通道
  • 16 位分辨率
  • 最大时钟速率:500Msps
  • 小型 40 引脚四方扁平无引线 (QFN) 封装 (6mm x 6mm)
  • 输入缓冲器输入带宽 (3dB):1300MHz
  • 孔径抖动:80fs
  • 片上时钟分频器:/1、/2 和 /4
  • 片上抖动
  • 使用前台和后台校准实现稳定动态性能
  • 输入幅值和相位调整
  • 输入满量程:1.7 Vpp
  • 电源:1.2/1.8/3V
  • JESD204B 接口
    • 与子类别 1 兼容
    • 双通道,速率为 5Gbps
  • 支持多芯片同步
  • 主要技术规格
    • 功耗:500Msps 时为 915mW
    • fin = 210MHz (–1dBFS) 条件下的性能
      • 信噪比 (SNR):69.3dBFS
      • 噪声频谱密度 (NSD):–153.3dBFS/Hz
      • 无杂散动态范围 (SFDR):80dBc
      • 非 HD2,HD3:–91dBFS
    • fin = 450MHz (–1dBFS) 条件下的性能
      • SNR:67dBFS
      • NSD:–151dBFS/Hz
      • SFDR:77dBc(HD2,HD3)
      • 非 HD2,HD3:-89dBFS

ADC31JB68 是一款低功耗、宽带宽、16 位、500MSPS 模数转换器 (ADC)。已缓冲模拟输入在最大程度减少采样保持毛刺脉冲能量的同时,在宽频率范围内提供统一的输入阻抗。该器件的旨在对高达 1.3GHz 的输入信号进行采样。

ADC31JB68 以超低功耗在较大输入频率范围内提供出色的无杂散动态范围 (SFDR)。片上抖动提供非常干净的本底噪声。嵌入式前景和背景校准在温度范围内提供稳定性能,并将零件间偏差降到最低。

该器件支持 JESD204B 串行接口,两个通道的数据速率均高达 5Gbps,从而实现高系统集成密度。

ADC31JB68 采用 6mm × 6mm、40 引脚 QFN 封装。


ADC31JB68 是一款低功耗、宽带宽、16 位、500MSPS 模数转换器 (ADC)。已缓冲模拟输入在最大程度减少采样保持毛刺脉冲能量的同时,在宽频率范围内提供统一的输入阻抗。该器件的旨在对高达 1.3GHz 的输入信号进行采样。

ADC31JB68 以超低功耗在较大输入频率范围内提供出色的无杂散动态范围 (SFDR)。片上抖动提供非常干净的本底噪声。嵌入式前景和背景校准在温度范围内提供稳定性能,并将零件间偏差降到最低。

该器件支持 JESD204B 串行接口,两个通道的数据速率均高达 5Gbps,从而实现高系统集成密度。

ADC31JB68 采用 6mm × 6mm、40 引脚 QFN 封装。


下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 ADC31JB68 单通道、16 位、500MSPS 模数转换器 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2019年 3月 8日

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

SDSP-3P-FMC-ADC500-5 — FMC-ADC500-5 is a High Pin Count (HPC) FMC module with 5 ADC channels each running at up to 500MS/s

FMC-ADC500-5 is a high pin count (HPC) FMC module with 5 ADC channels each running at up to 500MS/s with a dynamic range of 16 bits. The module has 5 ADC31JB68 ICs from Texas Instruments together with an HMC7044 from ADI which is the source of clocks feeding the ADCs. Provision for external clock (...)
固件

TI204C-IP Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

支持的产品和硬件

支持的产品和硬件

评估模块 (EVM) 用 GUI

DATACONVERTERPRO-SW High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

支持的产品和硬件

支持的产品和硬件

评估模块 (EVM) 用 GUI

SLAC707 ADC31JB68EVM Configuration GUI

支持的产品和硬件

支持的产品和硬件

仿真模型

ADC31JB68 IBIS Model

SLAM272.ZIP (25 KB) - IBIS Model
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
参考设计

TIDA-00988 — 160MHz 带宽无线信号测试器参考设计

该参考设计使用有源平衡-非平衡变压器放大器 (LMH5401)、LC 带通滤波器、16 位 ADC (ADC31JB68) 以及时钟清除器和发生器 PLL (LMK04828) 为标准无线信号测试器实现了 IF 子系统。使用调制信号的测量演示了具有高星座清晰度的信号接收和足够测试广泛的标准信号类型(包括 802.11ac (Wi-Fi)、蓝牙、Zigbee 以及 UMTS 和 LTE 等常见移动标准)的 MER。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
WQFN (RTA) 40 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频