产品详情

Resolution (Bits) 16 Number of DAC channels 2 Interface type Parallel LVDS Sample/update rate (Msps) 1000 Features Ultra High Speed Rating Catalog Interpolation 1x, 2x, 4x Power consumption (typ) (mW) 1300 SFDR (dB) 81 Architecture Current Sink Operating temperature range (°C) -40 to 85 Reference type Int
Resolution (Bits) 16 Number of DAC channels 2 Interface type Parallel LVDS Sample/update rate (Msps) 1000 Features Ultra High Speed Rating Catalog Interpolation 1x, 2x, 4x Power consumption (typ) (mW) 1300 SFDR (dB) 81 Architecture Current Sink Operating temperature range (°C) -40 to 85 Reference type Int
VQFN (RGC) 64 81 mm² 9 x 9
  • 16-Bit Digital-to-Analog Converter (DAC)
  • 1.0 GSPS Update Rate
  • 16-Bit Wideband Input LVDS Data Bus
    • 8 Sample Input FIFO
    • Interleaved I/Q Data for Dual-DAC Mode
  • High Performance
    • 73-dBc ACLR WCDMA TM1 at 180 MHz
  • 2x-32x Clock Multiplying PLL/VCO
  • 2x or 4x Interpolation Filters
    • Stopband Transition 0.4 to 0.6 Fdata
    • Filters Configurable in Either Low-Pass or High-Pass
      Mode Allows Selection of Higher Order Image
  • Fs/4 Coarse Mixer
  • On-Chip 1.2-V Reference
  • Differential Scalable Output: 2 to 20 mA
  • Package: 64-Pin 9-mm × 9-mm QFN
  • APPLICATIONS
    • Cellular Base Stations
    • Broadband Wireless Access (BWA)
    • WiMAX 802.16
    • Fixed Wireless Backhaul
    • Cable Modem Termination System (CMTS)

All other trademarks are the property of their respective owners

  • 16-Bit Digital-to-Analog Converter (DAC)
  • 1.0 GSPS Update Rate
  • 16-Bit Wideband Input LVDS Data Bus
    • 8 Sample Input FIFO
    • Interleaved I/Q Data for Dual-DAC Mode
  • High Performance
    • 73-dBc ACLR WCDMA TM1 at 180 MHz
  • 2x-32x Clock Multiplying PLL/VCO
  • 2x or 4x Interpolation Filters
    • Stopband Transition 0.4 to 0.6 Fdata
    • Filters Configurable in Either Low-Pass or High-Pass
      Mode Allows Selection of Higher Order Image
  • Fs/4 Coarse Mixer
  • On-Chip 1.2-V Reference
  • Differential Scalable Output: 2 to 20 mA
  • Package: 64-Pin 9-mm × 9-mm QFN
  • APPLICATIONS
    • Cellular Base Stations
    • Broadband Wireless Access (BWA)
    • WiMAX 802.16
    • Fixed Wireless Backhaul
    • Cable Modem Termination System (CMTS)

All other trademarks are the property of their respective owners

The DAC5682Z is a dual-channel 16-bit 1.0 GSPS DAC with wideband LVDS data input, integrated 2x/4x interpolation filters, onboard clock multiplier, and internal voltage reference. The DAC5682Z offers superior linearity, noise, crosstalk, and PLL phase noise performance.

The DAC5682Z integrates a wideband LVDS port with on-chip termination. Full-rate input data can be transferred to a single DAC channel, or half-rate and 1/4-rate input data can be interpolated by onboard 2x or 4x FIR filters. Each interpolation FIR is configurable in either low-pass or high-pass mode, allowing selection of a higher order output spectral image. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.

The DAC5682Z allows both complex or real output. An optional Fs/4 coarse mixer in complex mode provides coarse frequency upconversion and the dual DAC output produces a complex Hilbert Transform pair. An external RF quadrature modulator then performs the final single sideband up-conversion. The interpolation filters and complex coarse mixers efficiently provide frequency plan flexibility while enabling higher output DAC rates to simplify image rejection filtering.

The DAC5682Z is characterized for operation over the industrial temperature range of –40°C to 85°C and is available in a 64-pin QFN package. Other single-channel members of the family include the interpolating DAC5681Z and the noninterpolating DAC5681.

The DAC5682Z is a dual-channel 16-bit 1.0 GSPS DAC with wideband LVDS data input, integrated 2x/4x interpolation filters, onboard clock multiplier, and internal voltage reference. The DAC5682Z offers superior linearity, noise, crosstalk, and PLL phase noise performance.

The DAC5682Z integrates a wideband LVDS port with on-chip termination. Full-rate input data can be transferred to a single DAC channel, or half-rate and 1/4-rate input data can be interpolated by onboard 2x or 4x FIR filters. Each interpolation FIR is configurable in either low-pass or high-pass mode, allowing selection of a higher order output spectral image. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.

The DAC5682Z allows both complex or real output. An optional Fs/4 coarse mixer in complex mode provides coarse frequency upconversion and the dual DAC output produces a complex Hilbert Transform pair. An external RF quadrature modulator then performs the final single sideband up-conversion. The interpolation filters and complex coarse mixers efficiently provide frequency plan flexibility while enabling higher output DAC rates to simplify image rejection filtering.

The DAC5682Z is characterized for operation over the industrial temperature range of –40°C to 85°C and is available in a 64-pin QFN package. Other single-channel members of the family include the interpolating DAC5681Z and the noninterpolating DAC5681.

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 15
类型 项目标题 下载最新的英语版本 日期
* 数据表 DAC5682Z 16-Bit, 1.0 GSPS 2x-4x Interpolating Dual-Channel Digital-to-Analog Converter (DAC) 数据表 (Rev. F) PDF | HTML 2015年 1月 20日
模拟设计期刊 Q3 2009 Issue Analog Applications Journal 2018年 9月 24日
用户指南 TSW3100 High Speed Digital Pattern Generator. (Rev. C) 2016年 5月 26日
EVM 用户指南 TSW3070EVM: Amplifier Interface to Current Sink DAC - (Rev. A) 2016年 5月 23日
设计指南 Wide-Bandwidth and High-Voltage Arbitrary Waveform Generator Front End 2013年 9月 3日
应用手册 High Speed, Digital-to-Analog Converters Basics (Rev. A) 2012年 10月 23日
用户指南 TSW1400 Pattern Generators 2012年 5月 3日
用户指南 GC5325 System Evaluation Kit (Rev. F) 2011年 4月 20日
应用手册 Design of Differential Filters for High-Speed Signal Chains (Rev. B) 2010年 4月 30日
模拟设计期刊 Interfacing op amps to high-speed DACs, Part 1: Current-sinking DACs 2009年 7月 14日
应用手册 Passive Terminations for Current Output DACs 2008年 11月 10日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

DAC5681EVM — DAC5681 评估模块

DAC5681 EVM 是能让设计者评估德州仪器 (TI) 的单通道 16 位 1.0GSPS 数模转换器 (DAC)(具有 fll 1GSPS DDR LVDS 接口)性能的电路板。EVM 提供了可在各种时钟、输入条件下测试 DAC5681 的灵活环境。它能与 TSW3100 配合使用以执行各种测试程序。TSW3100 生成了测试模式,该模式将通过 1GSPS LVDS 接口被馈送至 DAC5681EVM。DAC5681EVM 具有可使 TSW3100 板与 DAC5681EVM 同步的可编程时钟芯片。
用户指南: PDF
TI.com 上无现货
评估板

DAC5681ZEVM — DAC5681Z 16 位、1.0GSPS、1x-4x 插值数模转换器评估模块

DAC5681ZEVM 是能让设计者评估德州仪器 (TI) 的单通道 16 位 1.0GSPS 数模转换器 (DAC) 的电路板,它具有 fll 1GSPS DDR LVDS 接口、集成 2x/4x 内插滤波器、板载时钟乘法器和内部参考电压。EVM 提供了可在各种时钟、输入条件下测试 DAC5681Z 的灵活环境。

它能与 TSW3100 配合使用以执行各种测试程序。TSW3100 生成了测试模式,该模式将通过 1GSPS LVDS 接口被馈送至 DAC5681ZEVM。DAC5681ZEVM 具有可使 TSW3100 板与 DAC5681ZEVM 同步的可编程时钟芯片。

用户指南: PDF
TI.com 上无现货
评估板

TRF3703-17EVM — TRF3703-17 评估模块

TRF3703-17EVM 评估模块 (EVM) 适用于为基站和通信设备中的发送路径应用评估 TRF3703-17 直接启动正交调制器。

TI.com 上无现货
评估板

ABACO-3P-FMC204FPGA — Abaco Systems® FMC204 FPGA 夹层卡

FMC204 是一个四通道 D/A FMC 子卡。该卡基于 TI 的 DAC5681Z 双通道 16 位 1Gsps 器件。FMC204 子卡在机械和电气方面符合 FMC 标准 (ANSI/VITA 57.1)。FMC204 具有高引脚数连接器和前面板 I/O,可用于传导冷却环境。
提供方: Abaco Systems
接口适配器

FMC-DAC-ADAPTER — 高速 DAC 至 FMC (Xilinx) 接头适配卡

FMC-DAC-Adapter 无源互连电路板可以直接将 TI LVDS 输入高速 DAC 的输出连接到标准 FMC 互连接头(最新 Xilinx FPGA EVM 的常用输入端)。它使 TI 高速 DAC EVM 的用户能够直接连接到 Xilinx FPGA 进行原型设计,从而节省生产自定义原型板的时间和成本。
TI.com 上无现货
评估模块 (EVM) 用 GUI

DAC5682z EVM Software (Rev. A)

SLAC497A.ZIP (59041 KB)
评估模块 (EVM) 用 GUI

TSW3100EVM GUI v2.7 (Rev. B)

SLLC420B.ZIP (199990 KB)
支持软件

DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件

此高速数据转换器专业 GUI 是一款 PC 程序(兼容 Windows® XP/7/10),旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡,为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供定制模式,以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)

用户指南: PDF | HTML
仿真模型

DAC5681, DAC5681Z, DAC5682Z IBIS Model (Rev. A)

SLLC320A.ZIP (7 KB) - IBIS Model
计算工具

DAC5682 LPF Calculator

SLAC169.ZIP (33 KB)
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
参考设计

TIDA-01187 — 使用高速数据转换器的 LIDAR 脉冲飞行时间参考设计

各种应用(如激光安全扫描仪、测距仪、无人机和制导系统)中都利用了用于高精度测量距离的飞行时间 (ToF) 光学方法。该设计详述了基于高速数据转换器的解决方案的优点,包括目标识别、宽松的采样率要求和简化的信号链。该设计还解决了光学器件、驱动器和接收器前端电路、模数转换器 (ADC)、数模转换器 (DAC) 和信号处理。
设计指南: PDF
原理图: PDF
参考设计

TIDA-00075 — 宽带宽和高电压任意波形发生器前端

此设计显示如何将活动接口用于 DAC5682Z 的电流接收器输出 - 这类典型应用包括任意波形发生器的前端。EVM 包括用于数模转换的 DAC5682Z、用于演示使用宽带宽运算放大器实现活动接口的 OPA695 以及用于展示具有大电压摆幅的运算放大器的 THS3091 和 THS3095。板上还包括用于生成时钟的 CDCM7005、VCXO 和基准以及用于电压调节的线性稳压器。通过 USB 接口和 GUI 软件实现与 EVM 的通信。
设计指南: PDF
原理图: PDF
封装 引脚数 下载
VQFN (RGC) 64 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频