返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 65 Resolution (Bits) 12 Number of input channels 1 Analog input BW (MHz) 1000 Features Low Power Rating Catalog Input range (Vp-p) 2.25 Power consumption (Typ) (mW) 400 Architecture Pipeline SNR (dB) 68.5 ENOB (Bits) 11.3 SFDR (dB) 81 Operating temperature range (C) -40 to 85 Input buffer No open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

HTQFP (PHP) 48 81 mm² 9 x 9 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • 12-Bit Resolution
  • 65-MSPS Maximum Sample Rate
  • 2-Vpp Differential Input Range
  • 3.3-V Single Supply Operation
  • 1.8-V to 3.3-V Output Supply
  • 400-mW Total Power Dissipation
  • Two’s Complement Output Format
  • On-Chip S/H and Duty Cycle Adjust Circuit
  • Internal or External Reference
  • 48-Pin TQFP Package With PowerPad
    (7 mm x 7 mm body size)
  • 64.5-dBFS SNR and 72-dBc SFDR at 65 MSPS and 190-MHz Input
  • Power-Down Mode
  • Single-Ended or Differential Clock
  • 1-GHz -3-dB Input Bandwidth
  • APPLICATIONS
    • High IF Sampling Receivers
    • Medical Imaging
    • Portable Instrumentation

CommsADC is a trademark of Texas Instruments.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

The ADS5413 is a low power, 12-bit, 65-MSPS, CMOS pipeline analog-to-digital converter (ADC) that operates from a single 3.3-V supply, while offering the choice of digital output levels from 1.8 V to 3.3 V. The low noise, high linearity, and low clock jitter makes the ADC well suited for high-input frequency sampling applications. On-chip duty cycle adjust circuit allows the use of a non-50% duty cycle. This can be bypassed for applications requiring low jitter or asynchronous sampling. The device can also be clocked with single ended or differential clock, without change in performance. The internal reference can be bypassed to use an external reference to suit the accuracy and low drift requirements of the application.

The device is specified over full temperature range (–40°C to +85°C).

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 18
类型 标题 下载最新的英文版本 发布
* 数据表 ADS5413: 12-bit, 65 MSPS CommsADC Analog-to-Digital Converter 数据表 2003年 12月 16日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
技术文章 How to minimize filter loss when you drive an ADC 2016年 10月 20日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
应用手册 High Speed Analog to Digital Converter Basics 2012年 1月 11日
应用手册 Driving High Speed A/D Converters 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
应用手册 Standard Procedure Direct Measurement Sub-picosecond RMS Jitter High-Speed ADC 2004年 6月 30日
应用手册 How to Calculate the Period Jitter from the SSCR for High-Speed ADCs 2003年 12月 17日
用户指南 ADS5413 EVM User's Guide 2003年 12月 11日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

软件开发

支持软件 下载
SBAC120.ZIP (262219 KB)

设计工具和仿真

计算工具 下载
模数转换器 (ADC) 谐波计算器
ADC-HARMONIC-CALC

    ADC 谐波计算工具是基于 excel 的计算器,用于确定当模数转换器中出现奈奎斯特混叠后高次谐波的频率空间的位置。

    如果给定 ADC 采样速率和有用信号的范围,该计算器可以确定第 2 至第 9 谐波是否会返送到有用信号的频带中。图表以图形方式显示了在出现奈奎斯特混叠后基本信号以及第 2 至第 9 谐波的位置。

计算工具 下载
用于 ADC 的抖动和 SNR 计算器
JITTER-SNR-CALC JITTER-SNR-CALC 可用于根据输入频率和时钟抖动来计算 ADC 的理论信噪比 (SNR) 性能。
设计工具 下载
SBAC119B.ZIP (3547 KB)

CAD/CAE 符号

封装 引脚 下载
HTQFP (PHP) 48 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持