返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 200 Resolution (Bits) 12 Number of input channels 1 Analog input BW (MHz) 800 Features Low Power Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 212 Architecture Pipeline SNR (dB) 70 ENOB (Bits) 11.2 SFDR (dB) 87 Operating temperature range (C) -40 to 85 Input buffer No open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

VQFN (RGZ) 48 49 mm² 7 x 7 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • 最大采样率:200MSPS
  • 使用 1.8V 单一电源的超低功耗:
    • 200MSPS 下 230mW 总体功耗
  • 高动态性能:
    • 信噪比 (SNR):170MHz 时为 69dBFS
    • 无杂散动态范围 (SFDR):170MHz 时为 85dBc
  • 随采样速率动态地进行功率调节
  • 输出接口:
    • 支持可编程摆幅和强度的双倍数据速率 (DDR) 低压差分信号 (LVDS)
      • 标准摆幅:350mV
      • 低摆幅:200mV
      • 默认信号强度:100Ω 端接
      • 2x 强度:50Ω 端接
    • 还支持 1.8V 平行 CMOS 接口
  • 针对 SNR / SFDR 折衷的高达 6dB 的可编程增益
  • DC 偏移校正
  • 支持低至 200mVPP 的输入时钟幅值
  • 封装:7.00mm × 7.00mm VQFN-48

应用

  • 无线通信基础设施
  • 软件定义无线电
  • 功率放大器线性化

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADS4128 是一款 12 位模数转换器 (ADC),其采样速率高达 200MSPS。在由 1.8V 电源供电时,这个器件运用创新的设计技术在实现高动态性能的同时保持极低功耗。此器件非常适合于多载波、高带宽通信 应用。

ADS4128 具有精细增益选项,此选项可被用于在较低的全标度输入范围 (特别是高输入频率条件下) 改善 SFDR 性能。它包括一个 DC 偏移校正环路,此环路可被用于消除 ADC 偏移。在较低的采样速率条件下, ADC 的操作功耗将自动减低,而没有性能损失。

ADS4128 采用紧凑型超薄四方扁平无引线 (VQFN)-48 封装,额定工业温度范围为 –40°C 至 85°C。

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 14
类型 标题 下载最新的英文版本 发布
* 数据表 ADS4128 12 位 200MSPS 超低功耗 ADC 数据表 (Rev. A) 下载英文版本 (Rev.A) 2016年 4月 28日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
技术文章 How to minimize filter loss when you drive an ADC 2016年 10月 20日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
用户指南 Interfacing Altera FPGA with ADS4249 and DAC3482 2012年 7月 10日
用户指南 ADS41xx/58B18EVM User's Guide.. 2012年 5月 15日
更多文献资料 TI and Altera Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
更多文献资料 TI and Xilinx Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
说明

ADS4128EVM 是能让设计者评估德州仪器 (TI) ADS4128 器件(超低功耗 12 位 200MSPS 模数转换器)性能的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4128 的灵活环境。

ADS4128EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4128 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,二者均可通过 CDCE72010 进行路由或直接传递到 ADS4128 时钟输入。

ADS4128EVM 可直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相兼容。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200EVM 采集卡)
  • 控制 SPI 接入的 USB
  • 软件开发

    支持软件 下载
    SBAC120.ZIP (262219 KB)

    设计工具和仿真

    仿真模型 下载
    SBAM161.ZIP (164 KB) - IBIS Model
    设计工具 下载
    SBAC119B.ZIP (3547 KB)
    物料清单 (BOM) 下载
    SLAR048.ZIP (2222 KB)

    CAD/CAE 符号

    封装 引脚 下载
    VQFN (RGZ) 48 了解详情

    订购与质量

    支持与培训

    可获得 TI E2E™ 论坛的工程师技术支持

    所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

    如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持