具有可选 DDR LVDS 或 CMOS 输出的双路 12 位 65MSPS ADC

返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 65 Resolution (Bits) 12 Number of input channels 2 Analog input BW (MHz) 450 Features High Performance Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 518 Architecture Pipeline SNR (dB) 71.6 ENOB (Bits) 11.5 SFDR (dB) 94 Operating temperature range (C) -40 to 85 Input buffer No open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

VQFN (RGC) 64 81 mm² 9 x 9 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • Maximum Sample Rate: 125 MSPS
  • 12-Bit Resolution with No Missing Codes
  • 95 dB Crosstalk
  • Parallel CMOS and DDR LVDS Output Options
  • 3.5 dB Coarse Gain and Programmable Fine Gain
    up to 6 dB for SNR/SFDR Trade-Off
  • Digital Processing Block with:
    • Offset Correction
    • Fine Gain Correction, in Steps of 0.05 dB
    • Decimation by 2/4/8
    • Built-in and Custom Programmable
      24-Tap Low-/High-/Band-Pass Filters
  • Supports Sine, LVPECL, LVDS, and LVCMOS Clocks and
    Amplitude Down to 400 mVPP
  • Clock Duty Cycle Stabilizer
  • Internal Reference; Supports External Reference also
  • 64-QFN Package (9mm × 9mm)
  • Pin Compatible 14-Bit Family (ADS62P4X)
open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADS62P2X is a dual channel 12-bit A/D converter family with maximum sample rates up to 125 MSPS. It combines high performance and low power consumption in a compact 64 QFN package. Using an internal sample and hold and low jitter clock buffer, the ADC supports high SNR and high SFDR at high input frequencies. It has coarse and fine gain options that can be used to improve SFDR performance at lower full-scale input ranges.

ADS62P2X includes a digital processing block that consists of several useful and commonly used digital functions such as ADC offset correction, fine gain correction (in steps of 0.05 dB), decimation by 2,4,8 and in-built and custom programmable filters. By default, the digital processing block is bypassed, and its functions are disabled.

Two output interface options exist – parallel CMOS and DDR LVDS (Double Data Rate). ADS62P2X includes internal references while traditional reference pins and associated decoupling capacitors have been eliminated. Nevertheless, the device can also be driven with an external reference. The device is specified over the industrial temperature range (–40°C to 85°C).

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 22
类型 标题 下载最新的英文版本 发布
* 数据表 Dual Channel, 12Bit, 125/105/80/65 MSPS ADC with DDR LVDS/CMOS Outputs 数据表 2011年 5月 11日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
技术文章 How to minimize filter loss when you drive an ADC 2016年 10月 20日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
用户指南 TSW4200 Demonstration Kit User's Guide 2012年 10月 31日
用户指南 Interfacing Altera FPGA with ADS4249 and DAC3482 2012年 7月 10日
应用手册 Anti-aliasing band-pass filter for ADC 2012年 2月 27日
应用手册 Driving High Speed A/D Converters 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
用户指南 ADS62PxxEVM Quick Start Guide (Rev C Board) 2009年 4月 2日
用户指南 ADS62PXX EVM User's Guide 2009年 2月 23日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE62005 Application Report 2008年 9月 4日
应用手册 CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
用户指南 ADS62P15EVM User's Guide 2008年 5月 21日
应用手册 QFN Layout Guidelines 2006年 7月 28日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
ADS62P22 评估模块
ADS62P22EVM
document-generic 用户指南
说明

ADS62P22 EVM 是能让设计者评估德州仪器 (TI) ADS62P22 器件(双通道 12 位 65MSPS 模数转换器)的电路板。ADC 具有用户可选的并行 CMOS 或 DDR LVDS 输出。用户可以使用 TSW1100(CMOS 模式)或 TSW1200EVM(DDR LVDS 模式)从转换器采集数据。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS62P22 的灵活环境。

评估板还能让设计者在 ADC 中使用变压器耦合输入或基于德州仪器 (TI) THS4509 的放大器输入。由于 ADC EVM 提供 THS4509,用户可以轻松评估所有与封装兼容的 ADC 驱动放大器(如 THS4508、THS4511 和 THS4520)。

特性
  • 变压器耦合模拟输入路径
  • 变压器耦合时钟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的并行 CMOS 或 DDR LVDS 输出模式
  • 直接与 TSW1100 或 TSW1200EVM 高速 ADC 评估系统相连
  • 独立的模拟和数字电源连接
评估板 下载
ADS62P42 评估模块
ADS62P42EVM
document-generic 用户指南
说明

ADS62P42 EVM 是能让设计者评估德州仪器 (TI) ADS62P42 器件(双通道 14 位 65MSPS 模数转换器)的电路板。ADC 具有用户可选的并行 CMOS 或 DDR LVDS 输出。用户可以使用 TSW1100(CMOS 模式)或 TSW1200EVM(DDR LVDS 模式)从转换器采集数据。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS62P42 的灵活环境。

评估板还能让设计者在 ADC 中使用变压器耦合输入或基于德州仪器 (TI) THS4509 的放大器输入。由于 ADC EVM 提供 THS4509,用户可以轻松评估所有与封装兼容的 ADC 驱动放大器(如 THS4508、THS4511 和 THS4520)。

特性
  • 变压器耦合模拟输入路径
  • 变压器耦合时钟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的并行 CMOS 或 DDR LVDS 输出模式
  • 直接与 TSW1100 或 TSW1200EVM 高速 ADC 评估系统相连
  • 独立的模拟和数字电源连接
评估板 下载
document-generic 用户指南
$99.00
说明

TSW1405EVM 是一款用来评估德州仪器 (TI) 某些最受欢迎的高速数模转换器 (DAC) 的低成本数据采集电路板。

 

TSW1405EVM 支持高速 LVDS 总线,能提供 1.0 GSPS 的 16 位采样。该平台支持 64k 采样深度,能同时收集 8 个通道的数据。该全新电路板可取代 TSW1200EVM 使用,而且尺寸更小,成本得到显著降低。

此外,TSW1405EVM 还采用 Lattice Semiconductor 的高速 LatticeECP3 FPGA。它的灵活原型设计功能使其能直接连接到许多 TI 的 LVDS 输入 DAC。如欲了解更多信息,欢迎访问 Lattice Semiconductor

TSW1405EVM 采用直观易用的 GUI 软件套件。TSW1405EVM 与特性更齐全的 TSW1400EVM 一样,均采用简单易用的界面,便于在不同平台之间实现轻松迁移。TSW1405EVM只 需要一条连接 PC 的线缆,便于设置和操作。它能通过 mini-USB 连接器进行充电和数据传输。

TSW1405EVM 兼容于本网站相关产品部分列出的所有 DAC。对 TSW1405 是否支持有关产品存在任何疑问,欢迎在高速转换器E2E论坛中提问。

特性
  • 从众多 TI 高速 ADC EVM 中采集简单的 16 位波形。
  • 以高达 1.0 GSPS LVDS I/O 速率支持 64k 采样深度。
  • LatticeECP3 高速 mini FPGA
  • 能同时分析多达 8 个通道的数据
  • 一根 mini USB 线缆即可满足供电和数据传输需求
  • 采用简单易用的软件 GUI 套件
  • 业界最低成本的高速 ADC 评估平台
  • 软件开发

    编程工具 下载
    高速 ADC SPI 编程工具
    HSADC-SPI-UTILITY
    支持软件 下载
    High Speed Data Converter Pro 软件
    DATACONVERTERPRO-SW 此高速数据转换器专业 GUI 是一款 PC 程序(兼容 Windows® XP/7),有助于评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡,为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

    用户可以为 DATACONVERTERPRO-SW 提供可加载到 TI 数模转换器 (DAC) 中的定制模式。支持从模数转换器 (ADC) 采集内导出 CSV 文件,以进行外部分析。

    DATACONVERTERPRO-SW 兼容相关器件部分中列出的所有 ADC 和 DAC。如果不清楚 TSW1400 是否支持相关的器件,请在数据转换器的 e2e 论坛上提问。

    特性
    • 兼容 TSW1400、TSW1405、TSW1406 和 TSW14J10、TSW14J50、TSW14J56 和 TSW14J57 模式生成和数据采集平台
    • 适用于所有的 TI 高速 DAC、ADC 和 AFE 产品
    • 提供时域和频域分析
    • 支持单音调、多音调和调制信号性能分析
    • 同时支持多达 16 个转换器通道
    • 兼容 TI 模式生成 GUI
    支持软件 下载
    SBAC120.ZIP (262219 KB)

    设计工具和仿真

    仿真模型 下载
    SBAM007.TSM (14 KB) - TINA-TI Spice Model
    仿真模型 下载
    SBAM008.ZIP (6 KB) - TINA-TI Reference Design
    仿真模型 下载
    SLAC176A.ZIP (921 KB) - IBIS Model
    计算工具 下载
    模数转换器 (ADC) 谐波计算器
    ADC-HARMONIC-CALC

      ADC 谐波计算工具是基于 excel 的计算器,用于确定当模数转换器中出现奈奎斯特混叠后高次谐波的频率空间的位置。

      如果给定 ADC 采样速率和有用信号的范围,该计算器可以确定第 2 至第 9 谐波是否会返送到有用信号的频带中。图表以图形方式显示了在出现奈奎斯特混叠后基本信号以及第 2 至第 9 谐波的位置。

    设计工具 下载
    SBAC119B.ZIP (3547 KB)

    CAD/CAE 符号

    封装 引脚 下载
    VQFN (RGC) 64 了解详情

    订购与质量

    支持与培训

    可获得 TI E2E™ 论坛的工程师技术支持

    所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

    如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持