返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 250 Resolution (Bits) 12 Number of input channels 1 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 550 Features Low Power Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 265 Architecture Pipeline SNR (dB) 70.2 ENOB (Bits) 11.2 SFDR (dB) 88 Operating temperature range (C) -40 to 85 Input buffer No open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

VQFN (RGZ) 48 49 mm² 7 x 7 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • Maximum Sample Rate: 250MSPS
  • Ultralow Power with 1.8V Single Supply:
    • 201mW Total Power at 160MSPS
    • 265mW Total Power at 250MSPS
  • High Dynamic Performance:
    • SNR: 70.6dBFS at 170MHz
    • SFDR: 84dBc at 170MHz
  • Dynamic Power Scaling with Sample Rate
  • Output Interface:
    • Double Data Rate (DDR) LVDS with Programmable Swing and Strength
      • Standard Swing: 350mV
      • Low Swing: 200mV
      • Default Strength: 100Ω Termination
      • 2x Strength: 50Ω Termination
    • 1.8V Parallel CMOS Interface Also Supported
  • Programmable Gain up to 6dB for SNR/SFDR Trade-Off
  • DC Offset Correction
  • Supports Low Input Clock Amplitude Down To 200mVPP
  • Package: QFN-48 (7mm × 7mm)

PowerPAD is a trademark of Texas Instruments Incorporated.
All other trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

The ADS412x/4x are a family of 12-bit/14-bit analog-to-digital converters (ADCs) with sampling rates up to 250MSPS. These devices use innovative design techniques to achieve high dynamic performance, while consuming extremely low power at 1.8V supply. The devices are well-suited for multi-carrier, wide bandwidth communications applications.

The ADS412x/4x have fine gain options that can be used to improve SFDR performance at lower full-scale input ranges, especially at high input frequencies. They include a dc offset correction loop that can be used to cancel the ADC offset. At lower sampling rates, the ADC automatically operates at scaled down power with no loss in performance.

The ADS412x/4x are available in a compact QFN-48 package and are specified over the industrial temperature range (–40°C to +85°C)

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 23
类型 标题 下载最新的英文版本 发布
* 数据表 14-/12-Bit, 160/250MSPS, Ultralow-Power ADC 数据表 2011年 1月 20日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
技术文章 How to minimize filter loss when you drive an ADC 2016年 10月 20日
应用手册 Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
应用手册 Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
用户指南 Interfacing Altera FPGA with ADS4249 and DAC3482 2012年 7月 10日
用户指南 ADS41xx/58B18EVM User's Guide.. 2012年 5月 15日
应用手册 Anti-aliasing band-pass filter for ADC 2012年 2月 27日
应用手册 High Speed Analog to Digital Converter Basics 2012年 1月 11日
应用手册 Power Supply Design for the ADS41xx 2011年 12月 29日
更多文献资料 TI and Altera Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
更多文献资料 TI and Xilinx Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
应用手册 Driving High Speed A/D Converters 2010年 9月 10日
应用手册 Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 模数规格和性能特性术语表 (Rev. A) 下载最新的英文版本 (Rev.B) 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日
应用手册 CDCE62005 Application Report 2008年 9月 4日
应用手册 CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
应用手册 Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
应用手册 QFN Layout Guidelines 2006年 7月 28日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
说明

ADS4129EVM 是能让设计者评估德州仪器 (TI) ADS4129 器件(超低功耗 12 位 250MSPS 模数转换器)性能的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS4129 的灵活环境。

ADS4129EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010,它可用于驱动 ADS4129 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽,允许对组合的高性能 ADC 与时钟电路(相当于最终的系统级解决方案)进行快速评估。此外,还为 EVM 提供了外部时钟源,后者可通过 CDCE72010 进行路由或直接传递到 ADS4129 时钟输入。

ADS4129EVM 可以直接与 TI 的高速 LVDS 输出 ADC 数据采集卡 TSW1200EVM 相连。它还与具有 FMC 或 HSMC 连接器的 Altera 和 Xilinx FPGA EVM 兼容,可通过相应的转插卡进行通信。

特性
  • 变压器耦合模拟输入路径
  • 基于 THS4509 的放大器路径
  • 可配置的 CMOS 或 DDR LVDS 并行输出模式
  • 变压器耦合时钟输入路径
  • CDCE72010 抖动时钟同步器和抖动消除器时钟电路
  • DDR LVDS 输出和采集能力(通过 TSW1200 采集卡)
  • 控制 SPI 接入的 USB
  • 评估板 下载
    document-generic 用户指南
    99
    说明

    TSW1405EVM 是一款用来评估德州仪器 (TI) 某些最受欢迎的高速数模转换器 (DAC) 的低成本数据采集电路板。

     

    TSW1405EVM 支持高速 LVDS 总线,能提供 1.0 GSPS 的 16 位采样。该平台支持 64k 采样深度,能同时收集 8 个通道的数据。该全新电路板可取代 TSW1200EVM 使用,而且尺寸更小,成本得到显著降低。

    此外,TSW1405EVM 还采用 Lattice Semiconductor 的高速 LatticeECP3 FPGA。它的灵活原型设计功能使其能直接连接到许多 TI 的 LVDS 输入 DAC。如欲了解更多信息,欢迎访问 Lattice Semiconductor

    TSW1405EVM 采用直观易用的 GUI 软件套件。TSW1405EVM 与特性更齐全的 TSW1400EVM 一样,均采用简单易用的界面,便于在不同平台之间实现轻松迁移。TSW1405EVM只 需要一条连接 PC 的线缆,便于设置和操作。它能通过 mini-USB 连接器进行充电和数据传输。

    TSW1405EVM 兼容于本网站相关产品部分列出的所有 DAC。对 TSW1405 是否支持有关产品存在任何疑问,欢迎在高速转换器E2E论坛中提问。

    特性
  • 从众多 TI 高速 ADC EVM 中采集简单的 16 位波形。
  • 以高达 1.0 GSPS LVDS I/O 速率支持 64k 采样深度。
  • LatticeECP3 高速 mini FPGA
  • 能同时分析多达 8 个通道的数据
  • 一根 mini USB 线缆即可满足供电和数据传输需求
  • 采用简单易用的软件 GUI 套件
  • 业界最低成本的高速 ADC 评估平台
  • 用于评估模块 (EVM) 的 GUI 下载
    SLAC384B.ZIP (82933 KB)

    软件开发

    支持软件 下载
    High Speed Data Converter Pro 软件
    DATACONVERTERPRO-SW 此高速数据转换器专业 GUI 是一款 PC 程序(兼容 Windows® XP/7),有助于评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡,为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

    用户可以为 DATACONVERTERPRO-SW 提供可加载到 TI 数模转换器 (DAC) 中的定制模式。支持从模数转换器 (ADC) 采集内导出 CSV 文件,以进行外部分析。

    DATACONVERTERPRO-SW 兼容相关器件部分中列出的所有 ADC 和 DAC。如果不清楚 TSW1400 是否支持相关的器件,请在数据转换器的 e2e 论坛上提问。

    特性
    • 兼容 TSW1400、TSW1405、TSW1406 和 TSW14J10、TSW14J50、TSW14J56 和 TSW14J57 模式生成和数据采集平台
    • 适用于所有的 TI 高速 DAC、ADC 和 AFE 产品
    • 提供时域和频域分析
    • 支持单音调、多音调和调制信号性能分析
    • 同时支持多达 16 个转换器通道
    • 兼容 TI 模式生成 GUI

    设计工具和仿真

    仿真模型 下载
    SBAM091.ZIP (318 KB) - IBIS Model
    仿真模型 下载
    SBAM091A.ZIP (318 KB) - IBIS Model
    仿真工具 下载
    PSPICE® for TI design and simulation tool
    PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

    借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

    在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

    除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

    借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

    入门

    1. 申请使用 PSPICE-FOR-TI 仿真器
    2. 下载并安装
    3. 观看有关仿真入门的培训
    特性
    • 利用 Cadence PSpice 技术
    • 带有一套数字模型的预装库可在最坏情形下进行时序分析
    • 动态更新确保您可以使用全新的器件型号
    • 针对仿真速度进行了优化,且不会降低精度
    • 支持对多个产品进行同步分析
    • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
    • 可离线使用
    • 在各种工作条件和器件容许范围内验证设计,包括
      • 自动测量和后处理
      • Monte Carlo 分析
      • 最坏情形分析
      • 热分析
    计算工具 下载
    模数转换器 (ADC) 谐波计算器
    ADC-HARMONIC-CALC

      ADC 谐波计算工具是基于 excel 的计算器,用于确定当模数转换器中出现奈奎斯特混叠后高次谐波的频率空间的位置。

      如果给定 ADC 采样速率和有用信号的范围,该计算器可以确定第 2 至第 9 谐波是否会返送到有用信号的频带中。图表以图形方式显示了在出现奈奎斯特混叠后基本信号以及第 2 至第 9 谐波的位置。

    计算工具 下载
    用于 ADC 的抖动和 SNR 计算器
    JITTER-SNR-CALC JITTER-SNR-CALC 可用于根据输入频率和时钟抖动来计算 ADC 的理论信噪比 (SNR) 性能。

    CAD/CAE 符号

    封装 引脚 下载
    VQFN (RGZ) 48 了解详情

    订购与质量

    推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

    支持与培训

    可获得 TI E2E™ 论坛的工程师技术支持

    所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

    如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持