All trademarks are the property of their respective owners.
ADS61JB46 是一款高性能、低功耗、单通道模数转换器，此转换器具有一个集成的 JESD204A 输出接口。 采用 6mm x 6mm QFN 封装，并具有单信道和双信道输出模式，此器件提供了空前的紧凑性。 此输出接口与 JESD204A 标准兼容，并具有一个额外的模式（符合 IEEE 标准 802.3-2002 第 3 部分，第 36.2.4.12 条），以实现与 TI TLK 串化解串 (SERDES) 收发器系列产品的无缝对接。 同样引人注目的是其包含一个片载模拟输入缓冲器，从而提供了采样/保持开关间的隔离以及更高、更加持续的输入阻抗。
此器件可在工业温度范围（-40°C 至 +85°C）内工作。
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 具有 JESD204A 输出接口的 14 位，输入缓冲160 每秒百万次采样 (MSPS)，模数转换器 数据表 (Rev. B) | 英语版 (Rev.B) | PDF | HTML | 2013年 10月 23日 | |
| 应用手册 | 所选封装材料的热学和电学性质 | 2008年 10月 16日 | ||||
| 应用手册 | 模数规格和性能特性术语表 (Rev. A) | 最新英语版本 (Rev.B) | 2008年 10月 16日 | |||
| 应用手册 | 高速数据转换 | 英语版 | 2008年 10月 16日 |
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
Analog Engineer's Calc Installer
General calculator tool for analog design support.