产品详情

Sample rate (max) (Msps) 3000 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 6000 Features High-performance, Input buffer Rating Catalog Power consumption (typ) (mW) 8200 Architecture Pipeline SNR (dB) 60 SFDR (dB) 70 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 3000 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 6000 Features High-performance, Input buffer Rating Catalog Power consumption (typ) (mW) 8200 Architecture Pipeline SNR (dB) 60 SFDR (dB) 70 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCBGA (ABJ) 400 289 mm² 17 x 17 FCBGA (ALK) 400 289 mm² 17 x 17
  • 两通道、14 位 9GSPS DAC
    • 信号带宽高达 1200MHz
    • 每通道 1个 DSA 调节输出功率
  • 两通道、14 位 3GSPS ADC
    • 信号带宽高达 1500MHz
    • NSD:–151dBFS/Hz
    • fIN = 2.6GHz、–3dBFS 时的交流性能
      • SNR:55dBFS
      • SFDR:73dBc HD2 和 HD3
      • SFDR:91dBc(最严重毛刺)
    • 每通道 2 个 DSA 扩展动态范围
    • 射频和数字功率检测器
  • 射频频率范围:10MHz 至 6GHz
  • 快速跳频 < 1µs
  • 接收数字信号路径:
    • 每个 ADC 连接可旁路的四通道 DDC
    • 每个 DDC 有 3 个相位同调 32 位 NCO
    • 抽取率:2 倍至 32 倍
  • 发送数字信号路径:
    • 每个带有 32 位 NCO 的 DAC 连接四通道 DUC
    • 插值率:6 倍至 36 倍
    • Sin(x)/x 校正和可配置延迟
    • 功率放大器保护 (PAP)
  • JESD204B 接口:
    • 8 个高达 15Gbps 的收发器
    • 子类 1 多芯片同步
  • 时钟:
    • 具有旁路选项的内部 PLL 和 VCO
    • 利用时钟分频器产生最高为 3GHz 的时钟输出
  • DAC 功耗:9GSPS 时为 1.8W/ch
  • ADC 功耗:3GSPS 时为 1.9W/ch
  • 封装:17mm x 17mm FC BGA,0.8mm 间距
  • 两通道、14 位 9GSPS DAC
    • 信号带宽高达 1200MHz
    • 每通道 1个 DSA 调节输出功率
  • 两通道、14 位 3GSPS ADC
    • 信号带宽高达 1500MHz
    • NSD:–151dBFS/Hz
    • fIN = 2.6GHz、–3dBFS 时的交流性能
      • SNR:55dBFS
      • SFDR:73dBc HD2 和 HD3
      • SFDR:91dBc(最严重毛刺)
    • 每通道 2 个 DSA 扩展动态范围
    • 射频和数字功率检测器
  • 射频频率范围:10MHz 至 6GHz
  • 快速跳频 < 1µs
  • 接收数字信号路径:
    • 每个 ADC 连接可旁路的四通道 DDC
    • 每个 DDC 有 3 个相位同调 32 位 NCO
    • 抽取率:2 倍至 32 倍
  • 发送数字信号路径:
    • 每个带有 32 位 NCO 的 DAC 连接四通道 DUC
    • 插值率:6 倍至 36 倍
    • Sin(x)/x 校正和可配置延迟
    • 功率放大器保护 (PAP)
  • JESD204B 接口:
    • 8 个高达 15Gbps 的收发器
    • 子类 1 多芯片同步
  • 时钟:
    • 具有旁路选项的内部 PLL 和 VCO
    • 利用时钟分频器产生最高为 3GHz 的时钟输出
  • DAC 功耗:9GSPS 时为 1.8W/ch
  • ADC 功耗:3GSPS 时为 1.9W/ch
  • 封装:17mm x 17mm FC BGA,0.8mm 间距

AFE7422 是具有 14 位 9GSPS DAC 和 14 位 3GSPS ADC 的双路通道宽频带射频采样模拟前端 (AFE)。可在高达 6GHz 的射频下工作,此器件支持直接射频采样到 C 频带,无需其他频率转换阶段。密度和灵活性的改进实现了对高通道数、多任务系统的支持。

DAC 信号路径支持插值和数字上变频选项,提供高达 1200MHz 信号带宽。差动输出路径包括支持输出功率调优的数字步进衰减器 (DSA)。

每个 ADC 输入路径包括一个双通道 DSA 和射频数字功率检测器。灵活的抽取选项提供数据带宽优化,并且抽取旁路模式也可用于最大信号带宽。

8 通道 (8 TX + 8 RX) 子类 1 兼容性 JESD204B 接口运行速度高达 15Gbps。可旁路片上 PLL 通过可选时钟输出简化时钟运行。

AFE7422 是具有 14 位 9GSPS DAC 和 14 位 3GSPS ADC 的双路通道宽频带射频采样模拟前端 (AFE)。可在高达 6GHz 的射频下工作,此器件支持直接射频采样到 C 频带,无需其他频率转换阶段。密度和灵活性的改进实现了对高通道数、多任务系统的支持。

DAC 信号路径支持插值和数字上变频选项,提供高达 1200MHz 信号带宽。差动输出路径包括支持输出功率调优的数字步进衰减器 (DSA)。

每个 ADC 输入路径包括一个双通道 DSA 和射频数字功率检测器。灵活的抽取选项提供数据带宽优化,并且抽取旁路模式也可用于最大信号带宽。

8 通道 (8 TX + 8 RX) 子类 1 兼容性 JESD204B 接口运行速度高达 15Gbps。可旁路片上 PLL 通过可选时钟输出简化时钟运行。

下载 观看带字幕的视频 视频

More information

See the full data sheet and other design resources for the AFE7422. Request now

For commercial wireless applications, see our wireless infrastructure RF-sampling AFEs.

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 10
类型 项目标题 下载最新的英语版本 日期
* 数据表 具有 14 位、9GSPS DAC 和 14 位、3GSPS ADC 的AFE7422 双通道射频采样 AFE 数据表 (Rev. A) PDF | HTML 下载英文版本 (Rev.A) PDF | HTML 2020年 1月 16日
应用手册 AFE74xx Power Dissipation Comparison Across Modes 2019年 12月 7日
技术文章 So, what's a VNA anyway? 2019年 8月 23日
技术文章 So, what's the deal with frequency response? 2019年 8月 23日
应用手册 Temp Profile to Maintain Optimum FIT Performance 2019年 7月 23日
技术文章 So, what are S-parameters anyway? 2019年 5月 23日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
应用手册 AFE74xx as a single-chip wideband repeater using loopback mode PDF | HTML 2019年 1月 29日
应用手册 Evaluating the frequency hopping capability of the AFE74xx PDF | HTML 2018年 12月 3日
EVM 用户指南 AFE7444EVM and AFE7422EVM User's Guide 2018年 10月 10日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

AFE7422EVM — 具有 14 位 9GSPS DAC 和 3GSPS ADC 的 AFE7422 双通道射频采样 AFE 评估模块

AFE7422 评估模块 (EVM) 是一个射频采样收发器平台,经配置后可同时支持最多两个发射和两个接收 (2T2R) 通道。该模块可评估 AFE7422 器件,这是一款双通道射频采样模拟前端 (AFE),具有 14 位 9GSPS 数模转换器 (DAC)、14 位 3GSPS 模数转换器 (ADC) 以及为 DAC 和 ADC 生成高频时钟的片上集成 PLL/VCO。

AFE7422EVM 可在每个通道使用双频带数字升压转换器和降压转换器,从而同时将具有高动态范围的多个宽带信号合成并实现数字化。接收通道支持片上集成数字步进衰减器 (DSA),发射通道支持与 DSA (...)

用户指南: PDF
TI.com 上无现货
固件

TI-JESD204-IP — JESD204 快速设计 IP,用于连接到 TI 高速数据转换器的 FPGA

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

JESD204 快速设计 IP 免专利费,可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路,该链路可定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。  在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

支持软件

DATACONVERTERPRO-SW — High Speed Data Converter Pro 软件

此高速数据转换器专业 GUI 是一款 PC 程序(兼容 Windows® XP/7/10),旨在帮助评估大多数 TI 高速数据转换器和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和模式生成卡,为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音调、多音调和调制信号支持。此 GUI 还兼容用于快速合成单音调、多音调和调制信号的 TI 模式生成 GUI。

用户可以为 DATACONVERTERPRO-SW 提供定制模式,以加载到 TI 数模转换器 (DAC)。支持从模数转换器 (ADC) 采集内导出 CSV (...)

用户指南: PDF | HTML
计算工具

FREQ-DDC-FILTER-CALC — 射频采样频率规划器、模拟滤波器和 DDC Excel™ 计算器

此 Excel 计算器为系统设计人员提供了一种方法,可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能:频率规划、模拟滤波和抽取滤波器杂散位置。

在概念阶段,频率规划工具可微调 ADC 采样率和输入频率位置,以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活;而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段,且只提供采样率调优。

外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能;模拟滤波器工具可在设计阶段提供相关帮助。

在系统启动期间,如果快速傅里叶变换 (FFT) (...)

封装 引脚数 下载
FCBGA (ABJ) 400 了解详情
FCBGA (ALK) 400 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频