结至环境热阻 R_θJA 是最常见的热指标，也是最常误用的指标。R_θJA 是安装在特定测试板上的 IC 封装散热性能的度量。R_θJA 的目的是给出一个指标，通过该指标可以比较封装的相对热性能。因此，TI 器件的热性能可以与其他公司生产的器件相比较。当两家公司使用标准化测试来测量 R_θJA 时，这是可行的，例如 JEDEC 在 EIA/JESD51-x 系列文档中指定的标准化测试。然而，有时并未遵循 JEDEC 条件，并且对于标准的偏离也未记录在案。这些测试变化会对 R_θJA 的测得值产生很大的影响。因此，除非使用 R_θJA 值来报告测试条件，否则应将其视为可疑条件。

使用以下步骤测量 R_θJA（根据 EIA/JESD51-1、-2、-5、-6、-7 和 -9 总结而得出）：

1. 一个安装在测试版上的器件，通常是集成电路 (IC) 封装，此封装包含可以耗散功率和测量最高芯片温度的热测试芯片。
2. 校准测试芯片的温度检测元件。
3. 封装和测试板系统放置在静止空气 (R_θJA) 或流动空气 (R_θJMA) 环境中。
4. 在测试芯片中会散发已知功率的热量。
5. 达到稳定状态后，测量结温。
6. 计算测得的环境温度与测得的结温之间的差值，并除以耗散功率，从而得出一个以 °C/W 为单位的 R_θJA 值。

遗憾的是，系统设计人员常常使用 R_θJA 来估算他们系统中所使用器件的结温。这个等式通常被认为可有效地根据 R_θJA 来计算结温：

方程式 1.

这是 R_θJA 热参数的误用，这是因为 R_θJA 是一个并不专属于封装的可变函数，它也是诸如已安装器件上印刷电路板 (PCB) 的设计和布局布线等很多其他系统级特性的函数。实际上，测试板是一个焊接在器件引线上的散热器。更改测试板的设计或配置也会改变散热器的效率，并因此改变测得的 R_θJA。事实上，在静止空气中执行 JEDEC 定义的 R_θJA 测量时，芯片产生的功率几乎有 70% 至 95% 从测试板耗散，而不是从封装的表面散发。由于系统板很少接近用来确定 R_θJA 的测试板，所以使用 方程式 1 来应用 R_θJA 会导致出现极端错误的值。

表 1-1 列出了在所有材料保持不变时，会影响给定封装外形的 R_θJA 的因素。第一列列出了因素，而第二列给出了凭经验法则 估算出的因素影响。

鉴于 R_θJA 不仅仅取决于封装本身的特性，而是取决于封装、PCB 和其他环境因素的特性这一事实，所以最好将它用于比较不同公司之间封装的热性能。例如，如果 TI 报告称其封装的 R_θJA 为 40°C/W，而竞品器件的值为 45°C/W，那么 TI 器件在应用中的工作温度很可能比竞品器件的工作温度低 10%。

JEDEC 已经确立了一组标准来测量和报告 IC 封装的散热性能。这些标准归属于 EIA/JESD51 项下。EIAJ/Semi 也有一组与 JEDEC 版本大不相同的热标准。R_θJA 不是一个常量；因此，在尝试进行比较之前，要先确定用来计算或测量 R_θJA 的标准，这一点很重要。

在 JEDEC 规范中，允许使用两种测试板类型。1s（单信号层）配置给出了适用于中等密度、多层平面系统级 PCB 应用的典型使用值。2s2p（双信号层、双隐蔽式电源层）配置给出了理想情况下的性能估算，假定采用了具有隐蔽式电源和接地层的稀疏布局、高走线密度的电路板设计。图 1-1 展示了这两块电路板和 17 种不同封装类型的建模 R_θJA 差异。请注意，针对这些模型，所有材料和封装几何图形保持恒定。

图 1-1 各种封装下 1s 与 2s2p PCB 之间的关系

如图所示，仅考虑 1s 与 2s2p 测试卡结构间的信号层数量差异，就会出现高达 50% 的 R_θJA 变化。

如果芯片或焊盘足够大，封装内的芯片或芯片焊盘可发挥与均热片相同的功能。均热片有两重功效。首先，它将能量从芯片热点分散到封装表面上的更广阔区域，从而增加对流能量损耗。其次，它增加了焊盘到引线指或封装焊球的热传输，然后将热量传导至 PCB。图 1-2 展示了卷带式空间阵列芯片级封装 (CSP) 中芯片尺寸对 R_θJA 的影响。如图所示，此封装的 R_θJA 随芯片尺寸变化了大约 8 倍。如果计划缩小芯片尺寸，那么很有必要重新测量或重新计算封装的 R_θJA。

图 1-2 芯片尺寸对 CSP 的影响

本主题涉及封装内的布局布线，不管是传统的引线框封装、小型焊盘（S 焊盘）封装、片上引线 (LOC)，还是球栅阵列 (BGA) 封装。越来越多普通的几何配置也可以对封装热性能造成重大影响。这些配置包括如图 1-3 中所示的封装中引线顶端与芯片焊盘间的距离，甚至是焊盘和引线指之间的下行。后者是薄型封装中特别重要的热性能评价标准。在 BGA 封装中，在将热量从芯片分散至封装焊球，再传导至 PCB 的过程中，插入器走线配置的设计十分重要。

图 1-3 R_θJA 与引脚到焊盘距离间的关系

由于周围环境的气压随海拔高度的变化而变化，空气的冷却效率也会变化。IBM[1] 发现，在海拔 8000 英尺处运行的器件会比在海平面上运行的器件热 20%。其他调查已经表明，在不同的海拔使用器件时，风扇性能和机箱内部气流会有很大变化。应该将这些影响考虑在内，特别是当很少从散热的角度考虑系统设计时更是如此。很多主要的系统公司都有压力室，用于在不同的有效海拔下测试他们的系统。通常情况下，这些公司在设计中会安装仪器来测量内部组件在不同大气压下运行时的温度。表 1-2 列出了取自 IBM 公司的乘积因子，用于降低在海平面测定的 R_θJA 值。

环境温度对对流和辐射传热有很大影响。由于热辐射与温度的 4 次幂 (T4) 成正比，随着温度的升高，辐射传热会显著增强。相反，随着温度升高，空气在较高温度下的密度较低，对流热传递会受到影响。一般来说，辐射的影响远高于自由对流的影响。TI 热实验室中的实验表明，在 0°C–100°C 的环境温度下测量时，R_θJA 会提高 10%–20%；也就是说，100°C 环境下的 R_θJA 比 0°C 环境下的 R_θJA 低约 20%。

器件的表面温度推动封装的对流和辐射能量损失。封装表面变得越热，到周围环境的对流和辐射热损耗就越有效。因此，R_θJA 会随着封装功率耗散的增加而降低。对于非常低的功耗，表面温度的增加极小，R_θJA 有时会比额定封装功率水平高 2 倍至 3 倍。

θJA (R_θJA) 是一个系统级参数，这个参数在很大程度上取决于之前部分中所描述的系统参数；因此，有时定义一个 R_{θJA(effective)} 会比较有用，这只是运行在相关系统中的器件的 R_θJA。如果可以根据系统中的热建模或测量来估算 R_{θJA(effective)}，则可以使用方程式 1 来计算结温，前提是系统上周围元件的功率不发生变化。然后，方程式 1 变成：

方程式 2.

在报告 R_{θJA(effective)} 时应始终定义导致产生 R_{θJA(effective)} 值的系统条件。

结至外壳热阻指标最初设计用于在连接散热器时估算封装的热性能。EIA/JESD51-1 规定，R_θJC 是“半导体器件的运行部分到最近接芯片安装区域的封装（外壳）外表面的热阻，此时同一表面适当地散热来大大减少表面上的温度变化。”尽管目前没有定义 R_θJC 的 JEDEC 规范，但测量 R_θJC 存在相当普遍的行业惯例。在以下部分中说明了这个方法。SEMI 标准 G43-87 描述了一个测量 R_θJC 的流体浸没方法。虽然 TI 过去曾使用过这种方法，但它只具有历史价值，这里不做详细介绍。

这个方法强制测试器件的几乎所有功率都通过封装的已确定表面。根据器件上散热器的安装方法，这可能是封装的顶部或底部。通常情况下，指的是封装器件的顶部表面。R_θJC 在确定芯片和安装散热器的表面之间热阻方面比较有用。

总结起来，过程如下：

1. 在测试 PCB 上安装一个通常包含热测试芯片的 IC 封装。这通常是 JEDEC 定义的低 k 1s0p PCB，其铜含量低，可更大限度地减少通过 PCB 的热量损失。
2. 封装通过压力贴装在铜制冷板（使用循环恒温流体的铜块）上，当需要测量外壳顶部时，器件的引线朝上，封装外壳靠在冷板上。否则，当封装的主冷却路径通过一个焊接板进入 PCB 时，通过 PCB 提供与封装底部的铜冷板接触。
3. 导热硅脂或其他热连接材料在冷板与封装间提供热耦合。
4. 在测试板周围提供了隔热来大大降低寄生热损耗。
5. 为器件加电。
6. 测量测试芯片的结温。
7. 通过压在这个表面上的热电偶或其他温度传感器，测量与冷板接触的封装表面的温度。
8. R_θJC 是通过将测得的温差除以耗散功率来计算的。

图 2-1 纯铜冷板测量过程

方程式 3 中显示了对 R_θJC 的陈旧和过时的理解。

方程式 3.

在这里，报告的封装热性能 R_θJA 是以下两个电阻之和：R_θJC 和 R_θCA。R_θCA 代表外壳至环境的热阻，该热阻使用这个等式来定义。对于具有金属罐的封装，这也许是个有效的等式，在这类封装中，温度相对恒定，没有与 PCB 进行热耦合。但是，这些条件并不适用于当今与 PCB 紧密耦合的塑料或陶瓷封装。在现代封装中，大的热梯度很常见，所以方程式 3 的含义值得商榷。

一种传统但无效的 R_θJC 用法是计算在系统中运行的芯片的结温。在系统中运行的器件的外壳温度使用热电偶、红外摄像头或荧光®探测器来测量。然后错误地使用方程式 4 来计算结温：方程式 4：

方程式 4.

这里的错误在于，在典型塑料封装中，只有一小部分热能从封装的顶部表面对流和辐射出去。很多模型已经表明，芯片中 60% 至 95% 的热能从封装连接的 PCB 上对流和辐射出去。如果用户认为全部功率都通过顶部表面耗散，则使用方程式 4 计算出的结温要高于实际温度。在具有热裕度的设计中，这是个麻烦，但是在没有热裕度的设计中，可能会出现错误的限制。通过新的热指标 Ψ_JT 来克服 R_θJC 的这个限制，下面说明了这个指标。

方程式 5 展示了在器件的顶部表面应用高效散热器，R_θJC 比 R_θJA 更小的情况下，如何适当地应用 R_θJC：

方程式 5.

在这里，R_θ(SA) 是散热器的散热器至环境热阻，而 R_θ(CS) 是散热连接材料的外壳至散热器热阻（请参阅方程式 7）。在用于表征 R_θ(SA) 的位置测得环境温度，这个位置通常距离散热器有一定的距离。对于 R_θJC 小于 R_θJA 的封装，当应用足够高效的散热器时，大部分热量可以通过封装的顶部表面消散，所以这个等式最准确。

方程式 6 显示了一个近似值，在系统配置中的 R_θJA 已知时，对于 R_θJA、R_θJC 或 R_θ(SA) 的任意组合，该近似值比 方程式 5 更准确：

方程式 6.

计算 R_θ(CS) 的最好方法是实际测量 R_θ(CS) 值，但如果无法测量，则可以使用方程式 7 来估算 R_θ(CS)。请注意，由于忽略了任意两个表面之间可产生的接触界面热阻，这仅仅是一个估算值。

方程式 7.

其中：

某些封装具有诸如散热基座或外露焊盘等构造，这些构造从封装的顶部、底部或顶部和底部同时散热。当只有单个表面用于散热时，根据 EIA/JESD51-1 技术规范，这个表面用于 R_θJC 计算。某些时候，即使外露焊盘焊接到 PCB，设计人员也希望将封装顶部的散热器包括在内。在这种情况下，应该定义 R_θJC(top) 和 R_θJC(bot)，以便避免对于正在参考的表面产生混淆。顶部表面是背对着 PCB 的封装表面，而底部表面是面对 PCB 的封装表面。当要测量 R_θJC(bot) 时，制作了一个具有切口的特殊 PCB 来实现底部封装表面与纯铜冷板的接触。当与纯铜冷板接触时，在封装底部表面测得的温度成为外壳温度，这个温度用来计算外壳温度和结温之间的温差。

应该注意的是，德州仪器 (TI) 有时使用 R_θ(JP) 或结至焊盘的命名规则，来表示封装结点与外露焊盘之间的热阻。不论这个焊盘是在封装的顶部还是底部外露，都使用此命名规则。

试图为用户社区提供热指标以根据测得的外壳温度估算使用中的结温时，业界已采用一个新的热指标 Ψ_JT (JESD51-2)。这个度量使用希腊字母 psi (Ψ) 而不是 theta (θ) 来定义，这是因为 Ψ_JT 不是真正的热阻。

JESD 51-2 中总结了 Ψ_JT 的测量程序，具体如下：

1. 在测试板上安装通常包含散热测试芯片的测试封装。
2. 将细规度热电偶导线（36 规度或更小）粘结到封装的顶部中央。
3. 沿着封装敷设热电偶导线，从而尽量减少热电偶的散热特性。
4. 在测试芯片中耗散功率。
5. 测量测试芯片结温和热电偶温度。
6. 将结温和表面温度间的热梯度除以耗散功率。

为什么 Ψ_JT 不是真正的热阻？在上面的过程中，测试芯片所产生的热能可以沿着优先散热传导路径正常流动。从芯片流动到封装顶部的热量在测量中实际上是未知的，但为了进行 Ψ_JT 计算，我们假定为器件的总功率。很明显，这个假设是无效的，但是当使用这种方法进行计算时，Ψ_JT 会成为一个非常有用的数字，这是因为此试验配置与 IC 封装的应用环境十分类似。这样的话，在测试期间，从芯片流向封装顶部的能量与应用环境中的能量流划分类似。与方程式 4相比，使用方程式 8 可以非常接近地估算实际结温。

方程式 8.

对于塑料封装，Ψ_JT 通常为 0.5°C/W–2°C/W，与之相比，R_θJC 值为 4°C/W–15°C/W。与更厚的封装相比，更薄的封装具有更小的 Ψ_JT 值。具有嵌入式散热基座的封装的 Ψ_JT 值接近为零。您应该注意到，Ψ_JT 随电路板结构和气流条件而变化，如表 3-1 所示。通过建模获得 表 3-1 中的值。

外壳温度定义为器件顶部的最高温度。大多数情况下，这个温度在器件上表面或盖子中心测得。可使用红外摄像头、荧光探测器、热电偶或最大视野直径为 4mm 的红外枪来执行外壳温度测量，这里只是按照准确度的顺序列举了几种常见的技术。当选择热电偶作为执行测量的技术时，应该使用细规度导线（36 至 40 规度，J 或 K 线）来尽可能减少热电偶的局部冷却。您应该知道，如果使用规度大于 36 的热电偶测量外壳温度，热电偶会将热量从表面带走，冷却正在测量的点，从而使方程式 8 的计算无效。使用大规度热电偶来测量封装顶部表面的影响可能非常显著，会将环境温度和实际表面温度之间的温差减少 50% 或者更多。即使使用 36 规度或者更小的热电偶时，也会有错误。

如果使用热电偶，应该将它连接至封装表面的中央 (±1mm)，一侧有一团大小不超过 2mm x 2mm 的导热环氧树脂。不建议将热电偶粘在封装表面。为了尽量减少热电偶的散热特性，导线应该沿着封装的对角线敷设，向下到达 PCB 表面，并且在从 PCB 上抬起之前至少保持 25mm 的最小距离。出于这种走线的目的，可以使用胶带将热电偶导线固定在 PCB 上。使用错误规度的热电偶导线会导致在测量中产生 5% 至 50% 的误差。

当使用红外摄像头或红外枪时，一定要根据被测表面的发射率来校正读数。有关详细信息，请参阅所用仪器的文档。

由于散热器覆盖了待测表面，所以测量应用了散热器的外壳温度带来了特殊的挑战。如果您希望在应用了散热器的情况下测量外壳温度，建议按照以下步骤操作（请参阅图 3-1）。

1. 在散热器上钻一个直径小于 1mm 的孔，以便在连接散热器时，使这个孔位于封装的中央。在与封装配合的散热器表面上孔的末端切出倒角。倒角的大小应能容纳用于将热电偶连接到封装的环氧树脂。
2. 将一个细规度（小于 36 规度）热电偶穿过散热器顶部的钻孔。
3. 用环氧树脂将热电偶磁珠固定在封装顶部表面，使热电偶导线垂直于封装顶部表面。等待环氧树脂固化。
4. 在散热器底座上涂抹散热膏。
5. 在热电偶导线仍然穿过钻孔的情况下，小心地将散热器滑入封装的顶部。

图 3-1 安装带热电偶的散热器

当打算应用散热器时，不应使用 Ψ_JT。而应使用方程式 5 和方程式 6。

结至电路板热阻，或结至引脚热阻，尝试用一个数字表示封装和电路板之间的热阻。现实中，结与电路板之间的热阻是分布式的，具有不同的电阻路径，例如结至引脚至电路板以及结通过塑料通过空气至电路板。此外，R_θJB 的概念意味着器件下的电路板温度是均匀温度（单节点），这是错误的。然而，对于根据以下简单的三热阻近似模型来第一遍估算结温时，像 R_θ(JB) 这样的单个热指标很有用，如图 4-1所示。在这个模型中，结至电路板热阻就是 R_θ(JB) 值。结点与外壳表面之间的热阻就是 R_θJC 值。环境热阻 R_θ(a) 可根据封装顶部的对流热损耗和辐射损耗计算得出。

图 4-1 三热阻近似模型

测量 R_θ(JB) 的主要方法如下：

1. 在测试板上安装包含散热测试芯片的测试封装。
2. 在最靠近芯片的器件引脚上粘结或焊接细线热电偶（36-40 规度）。在使用 BGA 封装的情况下，热电偶焊接或粘结到最接近芯片的封装边沿下的走线上。
3. 电路板固定在特殊的双冷板夹具内，在封装和冷板表面有隔热层，但是在冷板与电路板之间有热接触。冷板使 PCB 散热。
4. 功率在芯片中耗散。
5. 监测芯片和引脚的温度。
6. 当实现了稳定状态时，结至引脚间温度的增量除以耗散的总功率。

在 JESD 51-8 中对这个过程进行了更加准确的定义。

图 4-2 R_θ(JB) 测量方法

Ψ_JB 的概念与 Ψ_JT 相似。它是指结温和中央封装引脚温度间差异的测量，除以器件的功率耗散。就这一点而论，它不是真正的热阻，这是因为通过这个热阻的功率实际分配是未知的。

借助 Ψ_JB，系统设计人员能够用一个细规度热电偶来测量电路板温度，并使用方程式 9 反算出结温。请注意，Ψ_JB 接近 R_θ(JB)，因为 PCB 会耗散器件 75% 至 95% 的热量。

方程式 9.

JESD51-6 定义了 Ψ_JB 的测量。在选择热偶类型、规度时应该小心，并且在将热电偶穿过 PCB 时，应该采用与热电偶测量外壳温度和 Ψ_JT 测量时类似的方式。在进行 Ψ_JT 测量时，可以使用红外摄像头或光纤探头来测量 PCB 温度。然而，由于需要成像的区域很小，因此红外热成像枪不太适合。

标记有工业温度范围 的德州仪器 (TI) 器件在 -40°C 至 85°C 环境温度范围内工作，此时要小心谨慎以确保不超过绝对最高工作温度。请注意，需要进行系统级热设计，来确保即使输入环境空气温度在 -40°C 至 85°C 之间，也不得超过器件最大工作温度。当指定工业温度范围时，最低工作温度为 -40°C。由于目前尚无行业标准定义工业温度的含义，所以不同公司之间的温度范围可能会有不同。

标记有商用温度范围 的德州仪器 (TI) 器件在 0°C 至 70°C 环境温度范围内工作，此时要小心谨慎以确保不超过绝对最高工作温度。当指定了商用温度范围时，最低工作温度为 0°C。

1. Mansuria, Proceedings of the 1994 International Electronics Packaging Conference, IEPS, San Diego, CA, September 1994, pp 122-130
2. Rosten, H., 1996, ‘‘DELPHI—A Status Report on the European-funded Project for the Development of Libraries and Physical Models for an Integrated Design Environment,’’ Proc. of 46th Electronic Components & Technology Conference, pp. 172–185.
3. EIA/JESD51-1, Integrated Circuits Thermal Measurement Method – Electrical Test Method (Single Semiconductor Device)
4. JESD51-2, Integrated Circuits Thermal Test Method Environmental Conditions – Natural Convection (Still Air).
5. JESD51-5, Extension of Thermal Test Board Standards for Packages with Direct Thermal Attachment Mechanisms
6. JESD51-6, Integrated Circuit Thermal Test Method Environmental Conditions – Forced Convection (Moving Air)
7. JESD51-7, High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
8. JESD51-9, Test Boards for Area Array Surface Mount Package Thermal Measurements