返回页首

产品详细信息

参数

Resolution (Bits) 16 DAC channels 2 Interface JESD204B Sample/update rate (MSPS) 2800 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (Typ) (mW) 1135 SFDR (dB) 81 Architecture Current Source Operating temperature range (C) -40 to 85 Reference: type Int open-in-new 查找其它 高速 DACs (>10MSPS)

封装|引脚|尺寸

FCBGA (AAV) 144 100 mm² 10 x 10 open-in-new 查找其它 高速 DACs (>10MSPS)

特性

  • 分辨率:16 位
  • 最大采样率:2.8GSPS
  • 最大输入数据速率:1.4GSPS
  • JESD204B 接口
    • 8 个 JESD204B 串行输入信道
    • 每信道最大位速率 12.5Gbps
    • 子类 1 多 DAC 同步
  • 片上极低抖动锁相环 (PLL)
  • 可选 1x - 16x 插值
  • 具有 48 位数值控制振荡器 (NCO) / 或 ±n×Fs/8 的独立复杂混频器
  • 宽频带数字正交调制器校正
  • Sinx/x 校正滤波器
  • 分数采样组延迟校正
  • 经由输出复用器灵活路由至四个模拟输出
  • 3/4 线制串行控制总线 (SPI)
  • 集成温度传感器
  • JTAG 边界扫描
  • 与四通道 DAC39J84 引脚兼容
  • 功耗:2.8GSPS 时为 1.1W
  • 封装:10mm x 10mm,144 焊球倒装芯片球状引脚栅格阵列 (BGA)

应用范围

  • 蜂窝基站
  • 分集传输
  • 宽频带通信
  • 直接数字合成 (DDS) 仪器
  • 毫米波/微波回程
  • 自动测试设备
  • 线缆基础设施
  • 雷达

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 DACs (>10MSPS)

描述

DAC39J82 是一款具有 JESD204B 接口的低功耗、16 位、双通道、2.8GSPS 数模转换器 (DAC)。 最大输入数据速率为 1.4GSPS。

数字数据通过运行速率高达 12.5Gbps 的 1、2、4 或 8 条可配置串行 JESD204B 信道输入到器件中,这些信道具有片上端接和可编程均衡功能。 此接口可实现基于 JESD204B 子类 1 SYSREF 的确定性延迟,并且可实现多个器件的完全同步。

此器件包括简化复杂发射架构的特性。 具有超过 90dB 阻带衰减的完全可旁路 2x 至 16x 数字插值滤波器可简化数据接口和重建滤波器。 一个片上 48 位数值控制振荡器 (NCO) 和独立复杂混频器可实现灵活且准确的载波信号放置。

高性能低抖动 PLL 可简化器件计时,而又不会对动态范围造成太大影响。 数字正交调制器校正 (QMC) 和组延迟校正 (QDC) 可在直接上行转换应用中为通道间的增益、偏移、相位以及组延迟实现完整的 IQ 补偿。 一个可编程功率放大器 (PA) 保护机制可以在检测到输入数据的异常功率运行方式时提供 PA 保护。

DAC39J82 系列提供四个模拟输出,并且来自两个内部数字路径的数据可经由输出复用器被路由至这四个 DAC 输出的任意两个输出。

open-in-new 查找其它 高速 DACs (>10MSPS)
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 10
类型 标题 下载最新的英文版本 日期
* 数据表 DAC39J82 具有 12.5Gbps JESD204B 接口的双通道、16 位、2.8GSPS 数模转换器 数据表 下载英文版本 2015年 2月 9日
技术文章 Keys to quick success using high-speed data converters 2020年 10月 13日
应用手册 DAC3xJ8x SYSREF Configuration 2017年 9月 27日
技术文章 Digital signal processing in RF sampling DACs – part 2 2017年 4月 4日
技术文章 Digital signal processing in RF sampling DACs - part 1 2017年 2月 13日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
用户指南 DAC3XJ8XEVM User's Guide 2016年 4月 28日
应用手册 System solution for avionics & defense 2015年 9月 23日
应用手册 所选封装材料的热学和电学性质 2008年 10月 16日
应用手册 高速数据转换 下载英文版本 2008年 10月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
DAC39J82 评估模块
DAC39J82EVM
说明

DAC39J82EVM 评估模块 (EVM) 用于评估 DAC39J82EVM 高速 JESD204B 接口 DAC。此 EVM 包括板载时钟解决方案 (LMK04828)、变压器耦合输出、全功率解决方案以及方便易用的软件 GUI 和 USB 接口。

根据设计,DAC39J82EVM 可与德州仪器 (TI) 的 JESD204B 信号发生器卡 TSW14J56EVM 无缝配合,通过高速数据转换器专业软件 (HSDCPro) 工具进行高速数据转换器评估。DAC3XJ8XEVM 的另一设计目标是与主要 FPGA 供应商提供的带 FMC 接口的许多开发套件结合使用。

注意:如果需要,请点击索取 12.5Gbps JESD204B 信号发生器解决方案(当前版本的 TSW14J56EVM 最高只能支持 10.3Gbps)

特性
  • 全面测试 DAC39J82 高速 JESD204B 接口 DAC
  • 变压器耦合式信号路径可实现对 DAC39J82 输出的直接性能测试
  • 使用板载 LMK04828 JESD204B 时钟解决方案进行时钟生成、抖动清除或分配,从而简化测试
  • 简单直观的软件 GUI 减少了设置时间,实现了对器件特性的全面掌控
  • 适合与 TI 的 TSW14J56 JESD204B 信号采集及生成工具结合使用
  • 通过 FMC 接口可将 DAC39J82EVM 与主要 FPGA 供应商的许多开发套件结合使用

软件开发

固件 下载
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 快速设计 IP 支持以下 FPGA 系列:

  • Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
  • Xilinx Kintex™ UltraScale 和 UltraScale+
  • Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
  • Xilinx Artix™ 7 和 Artix 7 (Auto)
  • Xilinx Virtex 7
  • Xilinx (...)
特性
  • 与 JEDEC JESD204a/b/c 协议兼容
  • 支持子类 1 确定性延迟和多器件同步
  • 支持的通道速率
    • 在 8b/10b 模式下高达 16.375Gbps
    • 在 64b/66b 模式下高达 20Gbps
  • 支持协议相关的所有错误检测和报告功能
  • 集成的传输层可将通道数据转换为样本(HD 模式不支持该功能)
  • 优化了 FPGA 中的逻辑和内存占用量,所释放的资源将可用于应用逻辑(并在可能的情况下获得尺寸更小/成本更低的 FPGA)
  • 新颖的设计特性,包括在与线路速率异步的时钟速率下导出数据
评估模块 (EVM) 的 GUI 下载
SLAC644B.ZIP (219583 KB)

设计工具和仿真

仿真模型 下载
SLAM197.ZIP (50 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

参考设计

参考设计 下载
同步多变送器参考设计:多个 DAC 实现时间对准的方法
TIDA-00996 要进一步扩大现代移动通信系统的范围并提高其数据速率和可靠性,系统设计人员可继续将更多的重心放在多天线发送器系统上,以实现空间分集和空间多路复用。这些实现可进一步补偿传输介质的路径损失和多路径效应。这些实现还可能扩大范围并提高数据速率和可靠性。采用波束成形技术的多天线系统还有助于更好地集中发送器能量,系统可能在扩大发送器范围的同时减小天线尺寸。更多移动通信系统和雷达系统开始在其设计中采用多天线发送器。

对于这些多天线发送器实现,每个发送器需要使用数模转换器 (DAC),以便对数字位进行射频传输。还必须及时同步多个发送器及其关联的天线。该设计可利用 JESD204B 子类 1 类型 DAC3xJ8x,它能够实现多个 DAC3xJ8x 器件同步。DAC3xJ8x 是高速 16 位 DAC,其采样率高达 2.8 GSPS。DAC3xJ8x 的所有功能可简化器件同步并促进多天线发送器系统的设计。

document-generic 原理图
参考设计 下载
高带宽、高频发送器参考设计
TIDA-00335 该设计说明了如何对电路进行改型才能支持使用电流源 DAC(如带 TRF3704 调制器的 DAC38J84)的高带宽或高频率应用。TRF3704 是 6 GHz 调制器,能支持宽 BB 带宽。DAC38J84 是 2.5 GSPS 转换器,能支持 600 MHz 基带带宽。该组合可帮助高端通信系统在以前无法达到的频率和带宽下工作。
document-generic 原理图

CAD/CAE 符号

封装 引脚 下载
FCBGA (AAV) 144 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持