ADC12DJ3200QML-SP
Radiation-hardened, QML-V, 300krad, 12 bit, dual 3.2GSPS or single 6.4GSPS ADC
ADC12DJ3200QML-SP
- ADC 内核：
- 12 位分辨率
- 单通道模式下的采样率高达 6.4GSPS
- 双通道模式下的采样率高达 3.2GSPS
- 本底噪声（无信号，VFS = 1VPP-DIFF）：
- 双通道模式： –149.5dBFS/Hz
- 单通道模式： –152.4dBFS/Hz
- 峰值噪声功率比 (NPR)：45.4dB
- VCMI 为 0V 时的缓冲模拟输入：
- 模拟输入带宽 (-3dB)：7GHz
- 可用输入频率范围：> 10GHz
- 满量程输入电压（VFS，默认值）：0.8VPP
- 无噪声孔径延迟 (tAD) 调节：
- 精确采样控制：步长为 19fs
- 温度和电压不变延迟
- 简便易用的同步特性
- 自动 SYSREF 计时校准
- 样片标记时间戳
- JESD204B 符合子类 1 标准的接口：
- 最大通道速率：12.8Gbps
- 多达 16 个通道，可降低通道速率
- 双通道模式下的数字下变频器：
- 实际输出：DDC 旁路或双倍抽取
- 复杂输出：4 倍、8 倍或 16 倍抽取
- 辐射性能：
- 电离辐射总剂量 (TID)：300krad (Si)
- 单粒子锁定 (SEL)：120MeV-cm2/mg
- 单粒子翻转 (SEU) 抗扰度寄存器
- 功耗：3W
ADC12DJ3200QML-SP 是一款射频采样千兆采样模数转换器 (ADC)，可对从直流到 10GHz 以上的输入频率进行直接采样。在双通道模式下，ADC12DJ3200QML-SP 的采样率高达 3200MSPS。在单通道模式下，器件的采样率高达 6400MSPS。通道数（双通道模式）和奎斯特带宽（单通道模式）的可编程交换功能可用于开发灵活的硬件，以满足高通道数或宽瞬时信号带宽应用的需求。7GHz 的全功率输入带宽 (–3dB)，可用频率在双通道和单通道模式下均超过 –3dB，可对频率捷变系统的 L、S、C 和 X 带进行直接射频采样。
ADC12DJ3200QML-SP 采用具有多达 16 个串行通道和符合子类 1 标准的高速 JESD204B 输出接口，可实现确定性延迟和多器件同步。串行输出通道最高支持 12.8Gbps，并且可进行配置，对位速率和通道数进行权衡。无噪声孔径延迟 (tAD) 调节和 SYSREF 窗口等创新的同步特性，简化了合成孔径雷达 (SAR) 和相控阵 MIMO 通信的系统设计。采用双通道模式的可选数字下变频器 (DDC) 可以降低接口速率（实数和复数抽取模式），支持数字化信号混合（仅复数抽取模式）。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADC12DJ3200QML-SP 6.4GSPS 单通道或 3.2GSPS 双通道 12 位射频采样模数转换器 (ADC) 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2025-4-22 |
| * | 辐射与可靠性报告 | ADC12DJ3200QML-SP - Single-Event Effects (SEE) Radiation Test Report | 2020-8-3 | |||
| * | 辐射与可靠性报告 | Analysis of Low Dose Rate Effects on Parasitic Bipolar Structures in CMOS Proces | 2012-5-4 | |||
| * | SMD | ADC12DJ3200QML-SP SMD ADC12DJ3200QML-SP SMD 5962-18209 | 2020-8-4 | |||
| 选择指南 | TI Space Products (Rev. L) | 2026-3-27 | ||||
| 应用简报 | 经 DLA 批准的 QML 产品优化 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2025-8-18 | |
| 应用手册 | 重离子轨道环境单粒子效应估算 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2025-7-7 | |
| 更多文献资料 | TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) | 2025-2-20 | ||||
| 应用手册 | 单粒子效应置信区间计算 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2022-12-2 | |
| 技术文章 | How SHP in plastic packaging addresses 3 key space application design challenges | PDF | HTML | 2022-10-17 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 评估模块
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
SLVC806 — Xilinx AlphaData Demo
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| CCGA-FC (NWE) | 196 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。