返回页首

产品详细信息

参数

Sample rate (Max) (MSPS) 3200, 6400 Resolution (Bits) 8 Number of input channels 2, 1 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 2800 Architecture Folding Interpolating SNR (dB) 49.4 ENOB (Bits) 7.8 SFDR (dB) 69 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new 查找其它 高速 ADCs (>10MSPS)

封装|引脚|尺寸

FCBGA (AAV) 144 100 mm² 10 x 10 open-in-new 查找其它 高速 ADCs (>10MSPS)

特性

  • ADC 内核:
    • 8 位分辨率
    • 单通道模式下采样率高达 6.4GSPS
    • 双通道模式下采样率高达 3.2GSPS
  • 性能规格 (fIN = 997MHz):
    • ENOB:7.8 位
    • SFDR:
      • 双通道模式:67dBFS
      • 单通道模式:62dBFS
  • VCMI 为 0V 时的缓冲模拟输入:
    • 模拟输入带宽 (-3dB):8.0GHz
    • 可用输入频率范围:>10GHz
    • 满量程输入电压(VFS,默认值):0.8VPP
    • 模拟输入共模电压 (VICM):0V
  • 无噪声孔径延迟 (TAD) 调节:
    • 采样精度控制:19fs 步长
    • 简化同步和交错
    • 温度和电压不变延迟
  • 简便易用的同步 特性:
    • 自动 SYSREF 计时校准
    • 样片标记时间戳
  • JESD204B 串行数据接口:
    • 支持子类 0 和 1
    • 最大通道速率:12.8Gbps
    • 多达 16 个通道可降低通道速率
  • 功耗:2.8W
  • 电源电压:1.1V、1.9V

All trademarks are the property of their respective owners.

open-in-new 查找其它 高速 ADCs (>10MSPS)

描述

ADC08DJ3200 器件是一款射频采样千兆采样模数转换器 (ADC),可对从直流到 10GHz 以上的输入频率进行直接采样。在双通道下,ADC08DJ3200 的最大采样率为 3200MSPS,单通道模式下的最大采样率为 6400MSPS。通道数(双通道模式)和奎斯特带宽(单通道模式)的可编程交换功能可用于开发灵活的硬件,以满足高通道数或宽瞬时信号带宽 应用的需求。8.0GHz 的全功率输入带宽 (-3dB),可用频率在双通道和单通道模式下均超过 -3dB,可对频率捷变系统的 L、S、C 和 X 频带进行直接射频采样。

ADC08DJ3200 采用具有多达 16 个串行通道和子类 1 兼容性的高速 JESD204B 输出接口,可实现确定性延迟和多器件同步。串行输出通道支持高达 12.8Gbps 的速率,并可配置交换位速率和通道数。 速率为 5GSPS 时,总共只需运行 4 个速率为 12.5Gbps 的通道,也可使用 16 个通道将通道速率降低至 3.125Gbps。 创新同步 具有无噪声孔径延迟 (TAD) 调节和 SYSREF 窗口等创新的同步特性,简化了相控阵雷达和 MIMO 通信的系统设计。

open-in-new 查找其它 高速 ADCs (>10MSPS)
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 7
类型 标题 下载最新的英文版本 发布
* 数据表 ADC08DJ3200 6.4GSPS 单通道或 3.2GSPS 双通道 8 位射频采样模数转换器 (ADC) 数据表 (Rev. A) 下载英文版本 (Rev.A) 2020年 6月 16日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日
应用手册 Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design 2018年 5月 30日
用户指南 ADC12DJ3200 Evaluation Module User's Guide 2018年 1月 9日
技术文章 RF sampling: Learning more about latency 2017年 2月 9日
技术文章 Why phase noise matters in RF sampling converters 2016年 11月 28日
技术文章 How to minimize filter loss when you drive an ADC 2016年 10月 20日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
1299
说明

ADC08DJ3200 评估模块 (EVM) 可用于评估 ADC08DJ3200 器件。ADC08DJ3200 是一款采用 JESD204B 接口的低功耗、8 位、双通道 3.2GSPS 或单通道 6.4GSPS 射频采样模数转换器 (ADC),包含缓冲模拟输入、具有可编程数控振荡器 (NCO) 的集成数字下变频器和抽取设置。

该 ADC08JD3200EVM 具有变压器耦合模拟输入,可适应广泛的信号源和频率。该 EVM 包含 LMX2582 时钟合成器和 LMK04828 JESD204B 时钟生成器,可以将其配置为提供超低抖动 ADC 器件时钟和 SYSREF,从而实现完整的 JESD204B 子类 1 时钟解决方案。

ADC08DJ3200EVM 可通过高速 FMC+ 连接器直接连接到 TSW14J57EVM 数据采集硬件。使用 TSW14J57EVM 时,也可使用高速数据转换器专业软件 (DATACONVERTERPRO-SW) 进行数据采集和分析支持。

特性
  • 灵活的变压器耦合模拟输入,支持各种源和频率
  • 易于使用的软件 GUI 支持通过 USB 接口针对各种配置要求对 ADC08DJ3200、LMX2582 和 LMK04828 器件进行配置
  • 使用高速数据转换器专业软件 (DATACONVERTERPRO-SW) 快速评估 ADC 性能
  • 轻松连接至 TSW14J57EVM 数据采集卡

设计工具和仿真

仿真模型 下载
SLVMC42.ZIP (36 KB) - IBIS Model
仿真模型 下载
SLVMC55.ZIP (5569 KB) - IBIS-AMI Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
计算工具 下载
射频采样频率规划器、模拟滤波器和 DDC Excel™ 计算器
FREQ-DDC-FILTER-CALC 此 Excel 计算器为系统设计人员提供了一种方法,可用于简化直接射频采样接收器的设计和调试过程。它提供三种功能:频率规划、模拟滤波和抽取滤波器杂散位置。

在概念阶段,频率规划工具可微调 ADC 采样率和输入频率位置,以便在出现阻塞事件时优化无杂散动态范围 (SFDR)。一些设计在这两个方面都很灵活;而 L 波段接收器或无线基础设施基站等其他设计则处理固定频段,且只提供采样率调优。

外部射频滤波器响应很大程度上取决于系统 SFDR 目标和 ADC 本身的 SFDR 性能;模拟滤波器工具可在设计阶段提供相关帮助。

在系统启动期间,如果快速傅里叶变换 (FFT) 频谱中出现不需要的杂散,抽取滤波器杂散定位器工具可提供帮助。ADC 输出整个奈奎斯特区域时,确定原始频率很简单,但不一定是杂散源。但如果复杂混合数字抽取起作用并且只有部分 FFT 频谱(其中杂散呈折叠状态)可用,此简单工具会将 ADC 的原始杂散映射到其新位置。

特性
  • 频率规划
  • 模拟滤波
  • 抽取滤波器杂散位置

参考设计

参考设计 下载
适用于 DSO、雷达和 5G 无线测试仪的多通道 JESD204B 15GHz 时钟参考设计
TIDA-01021 — High speed multi-channel applications require precise clocking solutions capable of managing channel-to-channel skew in order to achieve optimal system SNR, SFDR, and ENOB. This reference design is capable of supporting two high speed channels on separate boards by utilizing TI’s LMX2594 (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.A)
参考设计 下载
适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计
TIDA-01022 — 此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数,如高速多通道时钟生成功能的时钟抖动和偏斜(这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟)。此参考设计演示了一种多通道 AFE 和时钟解决方案,采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案,可实现最佳的系统性能
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本

CAD/CAE 符号

封装 引脚 下载
FCBGA (AAV) 144 了解详情

订购与质量

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持