产品详情

Sample rate (max) (Msps) 1600 Resolution (Bits) 12 Number of input channels 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Automotive Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 1760 Architecture Folding Interpolating SNR (dB) 57 ENOB (bit) 9.1 SFDR (dB) 67 Operating temperature range (°C) -40 to 125 Input buffer Yes
Sample rate (max) (Msps) 1600 Resolution (Bits) 12 Number of input channels 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Automotive Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 1760 Architecture Folding Interpolating SNR (dB) 57 ENOB (bit) 9.1 SFDR (dB) 67 Operating temperature range (°C) -40 to 125 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10
  • 符合面向汽车应用的 AEC-Q100 标准:
    • 温度等级 1:–40°C 至 +125°C,TA
  • ADC 内核:
    • 分辨率:12 位
    • 最大采样率:1.6GSPS
    • 非交错式架构
    • 内部抖动可减少高次谐波
  • 性能规格 (–1dBFS):
    • SNR (100MHz):57.4dBFS
    • ENOB (100MHz):9.1 位
    • SFDR (100MHz):64dBc
    • 本底噪声 (–20dBFS):-147dBFS
  • 满量程输入电压:800mVPP-DIFF
  • 全功率输入带宽:6GHz
  • JESD204C 串行数据接口:
    • 总共支持 2 至 8 个(四通道/双通道)或 1 至 4 个(单通道)串行器/解串器通道
    • 最大波特率:17.16Gbps
    • 64B/66B 和 8B/10B 编码模式
    • 子类 1 支持确定性延迟
    • 与 JESD204B 接收器兼容
  • 可选的内部采样时钟生成
    • 内部 PLL 和 VCO (7.2–8.2GHz)
  • SYSREF 窗口可简化同步
  • 四个时钟输出可简化系统时钟
    • FPGA 或相邻 ADC 的参考时钟
    • 串行器/解串器收发器的参考时钟
  • 脉冲系统的时间戳输入和输出
  • 功耗 (1GSPS):
    • 四通道:每通道 477mW
    • 双通道:每通道 700mW
    • 单通道:1000mW
  • 电源:1.1V/1.9V
  • 符合面向汽车应用的 AEC-Q100 标准:
    • 温度等级 1:–40°C 至 +125°C,TA
  • ADC 内核:
    • 分辨率:12 位
    • 最大采样率:1.6GSPS
    • 非交错式架构
    • 内部抖动可减少高次谐波
  • 性能规格 (–1dBFS):
    • SNR (100MHz):57.4dBFS
    • ENOB (100MHz):9.1 位
    • SFDR (100MHz):64dBc
    • 本底噪声 (–20dBFS):-147dBFS
  • 满量程输入电压:800mVPP-DIFF
  • 全功率输入带宽:6GHz
  • JESD204C 串行数据接口:
    • 总共支持 2 至 8 个(四通道/双通道)或 1 至 4 个(单通道)串行器/解串器通道
    • 最大波特率:17.16Gbps
    • 64B/66B 和 8B/10B 编码模式
    • 子类 1 支持确定性延迟
    • 与 JESD204B 接收器兼容
  • 可选的内部采样时钟生成
    • 内部 PLL 和 VCO (7.2–8.2GHz)
  • SYSREF 窗口可简化同步
  • 四个时钟输出可简化系统时钟
    • FPGA 或相邻 ADC 的参考时钟
    • 串行器/解串器收发器的参考时钟
  • 脉冲系统的时间戳输入和输出
  • 功耗 (1GSPS):
    • 四通道:每通道 477mW
    • 双通道:每通道 700mW
    • 单通道:1000mW
  • 电源:1.1V/1.9V

ADC12xJ1600-Q1 是一系列 12 位、1.6GSPS 四通道/双通道/单通道模数转换器 (ADC),由于具有低功耗、高采样率和 12 位分辨率等特性,因此非常适用于光检测和测距(激光雷达)系统。ADC12xJ1600-Q1 符合汽车应用标准。

6GHz 的全功率输入带宽 (-3dB) 为调频连续波 (FMCW) 激光雷达系统提供平坦的频率响应,并为基于脉冲的系统提供窄脉冲响应。全功率输入带宽还支持 L 频带和 S 频带直接射频采样。

包含许多时钟功能以放宽系统硬件要求,例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL),用于生成采样时钟。提供了四个时钟输出,以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。

JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道(双通道和四通道器件)或 1 至 4 个通道(单通道器件)和高达 17.16Gbps 的串行器/解串器波特率,从而使每个应用能够实现最佳配置。

ADC12xJ1600-Q1 是一系列 12 位、1.6GSPS 四通道/双通道/单通道模数转换器 (ADC),由于具有低功耗、高采样率和 12 位分辨率等特性,因此非常适用于光检测和测距(激光雷达)系统。ADC12xJ1600-Q1 符合汽车应用标准。

6GHz 的全功率输入带宽 (-3dB) 为调频连续波 (FMCW) 激光雷达系统提供平坦的频率响应,并为基于脉冲的系统提供窄脉冲响应。全功率输入带宽还支持 L 频带和 S 频带直接射频采样。

包含许多时钟功能以放宽系统硬件要求,例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL),用于生成采样时钟。提供了四个时钟输出,以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。

JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道(双通道和四通道器件)或 1 至 4 个通道(单通道器件)和高达 17.16Gbps 的串行器/解串器波特率,从而使每个应用能够实现最佳配置。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 具有 JESD204C 接口的 ADC12xJ1600-Q1 四通道/双通道/单通道、1.6GSPS、12 位 模数转换器 (ADC) 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2021年 11月 5日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

ADC12QJ1600EVM — ADC12QJ1600 具有 JESD204C 接口的四通道 12 位 1.6-GSPS ADC 评估模块

ADC12QJ1600 评估模块 (EVM) 可用于评估 ADC12QJ1600-Q1 产品。ADC12QJ1600-Q1 是一款低功耗、12 位、四通道、1.6GSPS 模数转换器 (ADC),具有缓冲模拟输入和具有片上 PLL 的集成数字下变频器(采用 JESD204B/C 接口)。该 EVM 具有变压器耦合模拟输入,可适应各种信号源和频率。

该 EVM 上的 LMK04828 JESD204B/C 时钟生成器可以配置为提供超低抖动 ADC 器件时钟和 SYSREF,从而提供完整的 JESD204B/C 子类 1 时钟解决方案。

通过一个易于使用的软件 GUI 来控制 (...)

用户指南: PDF
TI.com 上无现货
评估板

TSW12QJ1600EVM — ADC12QJ1600-Q1 8 通道(两个同步 4 通道)12 位 1.6GSPS JESD204C 接口 ADC 评估模块

TSW12QJ1600 评估模块 (EVM) 用于评估具有不同前端选项的 ADC12QJ1600-Q1 模数转换器 (ADC)。ADC12QJ1600-Q1 是一款 12 位 ADC,采样速率可高达每秒 1.6 千兆次采样 (GSPS),具有四个模拟输入通道。

该设计在同一印刷电路板 (PCB) 上装有两个 ADC12QJ1600-Q1 器件,可用于展示多个 ADC 同步、确定性延迟,并测试 ADC 性能。ADC 具有多个前端选项(交流耦合变压器;具有 LMH32401 的直流耦合选项)。该设计还展示了如何通过从一个 ADC 到另一个 ADC 菊链式连接 PLL (...)

用户指南: PDF
TI.com 上无现货
固件

TI-JESD204-IP — JESD204 快速设计 IP,用于连接到 TI 高速数据转换器的 FPGA

JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

JESD204 快速设计 IP 免专利费,可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路,该链路可定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。  在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 (...)

仿真模型

ADC12QJ1600 IBIS-AMI Model

SBAM512.ZIP (68 KB) - IBIS-AMI Model
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚 下载
FCCSP (AAV) 144 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频