AFE8092
- 八通道射频采样 12GSPS 发送 DAC
- 八通道射频采样 4GSPS 接收 ADC
- 最大射频信号带宽:
- TX/FB:800MHz。
- 4 通道模式中为 1200MHz
- RX:400MHz
- 4 通道模式中为 800MHz
- TX/FB:800MHz。
- 射频频率范围:高达 6GHz
- 数字步进衰减器 (DSA):
- TX:40dB 范围、1dB 模拟和 0.125dB 数字步进
- RX/FB:31/25dB 范围,1dB 步进
- 每个链一个 DUC/DDC
- 每个链两个 NCO,支持快速频率切换
- 通过在 TX 和 RX 之间快速切换来支持 TDD 操作
- 用于生成 DAC/ADC 时钟的内部 PLL/VCO
- DAC 或 ADC 速率下的可选外部 CLK
- 串行器/解串器数据接口:
- JESD204B 和 JESD204C
- 8 个高达 32.5Gbps 的串行器/解串器收发器
- 8b/10b 和 64b/66b 编码
- 12 位、16 位、24 位和 32 位分辨率
- 子类 1 多器件同步
- 封装:
- 17mm × 17mm FCBGA,间距 0.8mm
AFE8092 是一款高性能、高带宽、多通道收发器,集成了八个射频采样发送器链、八个射频采样接收器链和两个用于 辅助链(反馈路径)的独立射频前端。发送器链和接收器链的高动态范围支持从无线基站生成和接收 3G、4G 和 5G 信号,而高带宽能力则使 AFE8092 器件适用于多频带 4G 和 5G 基站。
每个接收器链均包含一个 31dB 范围的数字步进衰减器 (DSA),后跟一个 4GSPS 模数转换器 (ADC)。每个接收器通道都有多个模拟峰值功耗检测器和数字峰值及功耗检测器,可辅助进行外部或内部自主自动增益控制器,另外还具有一个射频过载检测器,用于提供器件可靠性保护。数字下变频器 (DDC) 可提供高达 400MHz 的组合信号带宽 (在 8 通道模式下,而在 4 通道模式下为 800MHz)。在 TDD 模式下,接收器通道经过配置可在流量接收器 (TDD RX) 和宽带反馈接收器 (TDD FB) 间动态切换,能够重复使用同一模拟输入来实现这两个目的。
每个发送器链包含一个数字下变频器 (DUC),支持最高 800MHz 的组合信号带宽 (4 通道模式下为 1200MHz)。DUC 的输出驱动 12GSPS DAC(数模转换器),通过混合模式输出选项增强在第二奈奎斯特区的运行。DAC 输出包括一个具有 40dB 范围以及 1dB 模拟和 0.125dB 数字步进的可变增益放大器 (TX DSA)。
反馈路径包含一个驱动 4GSPS 射频采样 ADC 、与接收器链共用的 25dB 范围 DSA,后跟一个 DDC,该 DDC 具有高达 800MHz 的带宽 (在 4 通道模式下为 1200MHz)。

您可能感兴趣的相似产品
功能与比较器件相似
技术文档
类型 | 项目标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | AFE8092 具有反馈路径的八通道射频收发器 数据表 (Rev. A) | PDF | HTML | 下载英文版本 (Rev.A) | PDF | HTML | 2021年 12月 27日 |
应用手册 | 校正射频发送器的外部和内部射频功率衰减 | PDF | HTML | 下载英文版本 | PDF | HTML | 2023年 8月 18日 | |
应用手册 | TI AFE8092, AFE8030 JESD204配置及调试手册- Part A | 2023年 8月 4日 | ||||
应用手册 | TI Transceiver芯片AFE8092的AGC控制方法 | 2023年 7月 3日 | ||||
应用手册 | 基于TI AFE8092的AAU TX射频链路设计分析 | 2022年 10月 10日 | ||||
应用手册 | Demystifying and Mitigating Power Supply Ripple and Noise Implication on AFE8092 (Rev. B) | PDF | HTML | 2021年 11月 16日 | |||
应用手册 | 基于TI AFE8092的AAU RX射频链路预算分析 | 2021年 10月 12日 | ||||
技术文章 | So, what's a VNA anyway? | 2019年 8月 23日 | ||||
技术文章 | So, what's the deal with frequency response? | 2019年 8月 23日 | ||||
应用手册 | Temp Profile to Maintain Optimum FIT Performance | 2019年 7月 23日 | ||||
技术文章 | So, what are S-parameters anyway? | 2019年 5月 23日 | ||||
技术文章 | How to achieve fast frequency hopping | 2019年 3月 3日 |
设计和开发
如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。
TI-JESD204-IP — JESD204 快速设计 IP,用于连接到 TI 高速数据转换器的 FPGA
JESD204 快速设计 IP 免专利费,可与 TI 高速数据转换器配合使用。TI 将协助用户配置初始链路,该链路可定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。 在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
封装 | 引脚数 | 下载 |
---|---|---|
FCBGA (ABJ) | 400 | 了解详情 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。