AFE8092 是一款高性能、高带宽、多通道收发器，集成了八个射频采样发送器链、八个射频采样接收器链和两个用于 辅助链（反馈路径）的独立射频前端。发送器链和接收器链的高动态范围支持从无线基站生成和接收 3G、4G 和 5G 信号，而高带宽能力则使AFE8092 器件适用于多频带 4G 和 5G 基站。
每个接收链均包含一个 31dB 范围的 DSA（数字步进衰减器），后跟一个 3GSPS ADC（模数转换器）。每个接收器通道都有多个模拟峰值功耗检测器和数字峰值及功耗检测器，可辅助进行外部或内部自主自动增益控制器，另外还具有一个射频过载检测器，用于提供器件可靠性保护。数字下变频器 (DDC) 在和在 4 通道模式下均可提供高达 800MHz 的组合信号带宽。在 TDD 模式下，接收器通道经过配置可在流量接收器 (TDD RX) 和宽带反馈接收器 (TDD FB) 间动态切换，能够重复使用同一模拟输入来实现这两个目的。
每个发送器链包含一个数字下变频器 (DUC)，支持最高 800MHz 的组合信号带宽（4 通道模式下为 1200MHz）。DUC 的输出驱动一个 12GSPS DAC（数模转换器），通过混合模式输出选项增强在第二奈奎斯特区的运行。DAC 输出包括一个具有 40dB 范围以及 1dB 模拟和 0.125dB 数字步进的可变增益放大器 (TX DSA)。
反馈路径包含一个驱动 3GSPS 射频采样 ADC、与接收器链共用的 后跟一个单通道宽带或双通道窄带 DDC高达的组合带宽（在 4 通道模式下为 1200MHz）。
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | AFE8092 具有反馈路径的八通道射频收发器 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2024年 12月 5日 |
| 用户指南 | AFE7769DEVM 与 Hitek Agilex eSOM7 FPGA 连接 | PDF | HTML | 英语版 | PDF | HTML | 2023年 10月 18日 | |
| 应用手册 | TI AFE8092, AFE8030 JESD204C配置及调试手册 Part B | 2023年 10月 12日 | ||||
| 应用手册 | TI AFE8092, AFE8030 JESD204C配置及调试手册 Part C | 2023年 10月 12日 | ||||
| 应用手册 | 校正射频发送器的外部和内部射频功率衰减 | PDF | HTML | 英语版 | PDF | HTML | 2023年 8月 18日 | |
| 应用手册 | TI AFE8092, AFE8030 JESD204配置及调试手册- Part A | 2023年 8月 4日 | ||||
| 应用手册 | TI Transceiver芯片AFE8092的AGC控制方法 | 2023年 7月 3日 | ||||
| 应用手册 | 基于TI AFE8092的AAU TX射频链路设计分析 | 2022年 10月 10日 | ||||
| 应用手册 | Demystifying and Mitigating Power Supply Ripple and Noise Implication on AFE8092 (Rev. B) | PDF | HTML | 2021年 11月 16日 | |||
| 应用手册 | 基于TI AFE8092的AAU RX射频链路预算分析 | 2021年 10月 12日 | ||||
| 应用手册 | Temp Profile to Maintain Optimum FIT Performance | 2019年 7月 23日 |
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
The Hitek Systems eSOM7 interfaces with the AFE8092, AFE8030, AFE7952, and AFE7920 through an FPGA mezzanine card (FMC) connector. It provides a quick evaluation and prototyping platform for 5G wireless solutions based on Intel’s latest high-performance 10-nm Agilex F-Series FPGA.
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。