返回页首

产品详细信息

参数

# of TX/RX 4T4R2F Data rate (MSPS) 737 Operating temperature range (C) -40 to 85 Applications Wireless infrastructure open-in-new 查找其它 射频采样收发器

封装|引脚|尺寸

FCBGA (ABJ) 400 289 mm² 17 x 17 FCBGA (ABJ) 400 open-in-new 查找其它 射频采样收发器

特性

  • 基于直接上变频架构的四路发送器:
    • 每个链的射频传输带宽高达 600MHz
  • 基于 0-IF 下变频架构的四路接收器:
    • 每个链的射频接收带宽高达 200MHz
  • 基于射频采样 ADC 的反馈链:
    • 射频接收带宽高达 600MHz
  • 射频频率范围:600MHz 至 6GHz
  • 用于 TX 和 RX LO 的宽带分数 N PLL、VCO
  • 专门用于生成数据转换器时钟的整数 N PLL、VCO
  • JESD204B 和 JESD204C 串行器/解串器接口支持:
    • 8 个高达 29.5Gbps 的串行器/解串器收发器
    • 8b/10b 和 64b/66b 编码
    • 16 位、12 位、24 位和 32 位格式
    • 子类 1 多器件同步
  • 封装:17mm x 17mm BGA,0.8mm 间距

All trademarks are the property of their respective owners.

open-in-new 查找其它 射频采样收发器

描述

AFE7799 是一款高性能的多通道收发器,集成了四条直接上变频发送器链、四条直接下变频接收器链和两条宽带射频采样数字化辅助链(反馈路径)。发送器链和接收器链的高动态范围允许为无线基站生成和接收 2G、3G、4G 和 5G 信号。低功率耗散和大规模通道集成使得 AFE7799 适合在功率和尺寸两方面都受限的 4G 和 5G 大规模 MIMO 基站。宽带和高动态范围反馈路径可以帮助发送器链中的功率放大器进行数字预失真 (DPD)。串行器/解串器的高速度有助于减少传入和传出数据时所需的通道数量。

AFE7799 的每个接收器链都具有一个 28dB 范围的数字步进衰减器 (DSA),后跟一个宽带无源 IQ 解调器和一个基带放大器,此基带放大器具有集成式可编程抗混叠低通滤波器,用于驱动连续时间 Σ-Δ ADC。RX 链可接收高达 200MHz 的瞬时带宽 (IBW)。每个接收器通道都有两个模拟峰值功耗检测器和多个数字功耗检测器,可在接收器通道上辅助进行外部或内部自主 AGC,另外还具有一个射频过载检测器,可提供器件可靠性保护。集成式 QMC(正交不匹配补偿)算法能够持续监控和更正 RX 链 I 和 Q 不平衡不匹配的情况,无需注入任何专用信号或执行离线校准。

每个发送器链都具有两个 14 位、3Gsps IQ DAC,后跟一个可编程重建和 DAC 镜像抑制滤波器以及一个 IQ 调制器,用于驱动具有 39dB 范围增益控制功能的宽带射频放大器。TX 链集成了 QMC 和 LO 漏电消除算法,利用反馈路径来持续跟踪和更正 TX 链 IQ 不匹配和 LO 漏电的情况。

反馈路径基于射频采样架构,并具有一个用于驱动 14 位 3Gsps 射频 ADC 的输入射频 DSA。直接采样架构提供了一个固有的宽带接收器链,并简化了 TX 链损失校准。每个反馈路径都集成了两个独立的 NCO,它们可以在两个观察到的射频输入带之间进行快速切换。

open-in-new 查找其它 射频采样收发器
下载

More information

See the full data sheet and other design resources for the commercial wireless-specific AFE7799. Request now

For all other applications, see our general-purpose RF-sampling AFEs.

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 14
类型 标题 下载最新的英文版本 日期
* 数据表 具有反馈路径的 AFE7799 四通道射频收发器 数据表 下载英文版本 2019年 6月 6日
应用手册 AFE77xx 集成收发器中的时分双工 (TDD) 模式 (Rev. A) 下载英文版本 (Rev.A) 2021年 5月 3日
应用手册 从 JESD204B 升级到 JESD204C 时的系统设计注意事项 (Rev. A) 下载英文版本 (Rev.A) 2021年 5月 3日
应用手册 AGC简述 2020年 9月 25日
应用手册 AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing 2020年 4月 15日
技术文章 So, what's a VNA anyway? 2019年 8月 23日
技术文章 So, what's the deal with frequency response? 2019年 8月 23日
用户指南 AFE77xx Latte GUI 2019年 7月 25日
应用手册 Temp Profile to Maintain Optimum FIT Performance 2019年 7月 23日
应用手册 Controlling Latte GUI from Python 2019年 7月 8日
应用手册 Using AFE77xx in a Digital Pre-distortion System (Rev. A) 2019年 7月 8日
应用手册 AFE77xx Power Solutions 2019年 6月 25日
技术文章 So, what are S-parameters anyway? 2019年 5月 23日
技术文章 How to achieve fast frequency hopping 2019年 3月 3日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
1999
说明

The AFE7769-3P5 evaluation module (EVM) is a board used to evaluate the AFE77xx family of integrated RF transceivers. AFE7769 and AFE7799 devices support up to four-transmit, four-receive, and two feedback channels (4T4R2F) and integrate phase-locked loops (PLLs) and voltage-controlled (...)

特性
  • Evaluates AFE77xx integrated transceiver family of devices
  • Simplified digital interface with JESD204B/C; supports up to 29.5-Gbps lane rates
  • JESD subclass 1 for multiple-device synchronization
  • Onboard clocking solution with optional external feed
  • Onboard power-management scheme
评估板 下载
1999
说明

The AFE7769 evaluation module (EVM) is a board used to evaluate the AFE77xx family of integrated RF transceivers. AFE77xx devices support up to four-transmit, four-receive, and two feedback channels (4T4R2F) and integrate phase-locked loops (PLLs) and voltage-controlled oscillators (VCOs) for (...)

特性
  • Evaluates AFE77xx integrated transceiver family of devices
  • Simplified digital interface with JESD204B/C; supports up to 29.5-Gbps lane rates
  • JESD subclass 1 for multiple-device synchronization
  • Onboard clocking solution with optional external feed
  • Onboard power-management scheme

软件开发

固件 下载
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 快速设计 IP 支持以下 FPGA 系列:

  • Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
  • Xilinx Kintex™ UltraScale 和 UltraScale+
  • Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
  • Xilinx Artix™ 7 和 Artix 7 (Auto)
  • Xilinx Virtex 7
  • Xilinx (...)
特性
  • 与 JEDEC JESD204a/b/c 协议兼容
  • 支持子类 1 确定性延迟和多器件同步
  • 支持的通道速率
    • 在 8b/10b 模式下高达 16.375Gbps
    • 在 64b/66b 模式下高达 20Gbps
  • 支持协议相关的所有错误检测和报告功能
  • 集成的传输层可将通道数据转换为样本(HD 模式不支持该功能)
  • 优化了 FPGA 中的逻辑和内存占用量,所释放的资源将可用于应用逻辑(并在可能的情况下获得尺寸更小/成本更低的 FPGA)
  • 新颖的设计特性,包括在与线路速率异步的时钟速率下导出数据

CAD/CAE 符号

封装 引脚 下载
FCBGA (ABJ) 400 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频