具有双频带 DUC/DDC 和两个反馈路径的四发送四接收多频带射频采样收发器

返回页首

产品详细信息

参数

# of TX/RX 4T/4R/2F # of DUCs/TX 2 # of DDCs/RX 2 Data rate (MSPS) 1474.56 Operating temperature range (C) -40 to 85 Applications Wireless infrastructure open-in-new 查找其它 射频采样收发器

封装|引脚|尺寸

FCBGA (ABJ) 400 289 mm² 17 x 17 open-in-new 查找其它 射频采样收发器

特性

  • Quad RF sampling 12-GSPS transmit DACs
  • Quad RF sampling 3-GSPS receive ADCs
  • Dual RF sampling 3-GSPS feedback ADCs (AFE792x only)
  • Maximum RF signal bandwidth:
    • TX/FB: 1200 MHz (AFE7920/88) or 400 MHz (AFE7989) or 800MHz (AFE7921)
    • RX: 600 MHz (AFE7920/88) or 400 MHz (AFE7921/AFE7989)
  • Digital Step Attenuators (DSA):
    • TX: 40 dB range, 1-dB analog and 0.125-dB digital steps
    • RX: 25 dB range, 0.5-dB steps
    • FB: 25 dB range, 0.5-dB steps
  • Single or dual-band DUC/DDCs (AFE7920/88 only) for TX and RX
  • Dual NCOs for fast frequency switching
  • Supports TDD operation with fast switching between TX and RX
  • Internal PLL/VCO to generate DAC/ADC clocks
  • Optional external CLK at DAC or ADC rate
  • SerDes data interface:
    • JESD204B and JESD204C compliant
    • 8 SerDes transceivers up to 29.5 Gbps
    • 8b/10b and 64b/66b encoding
    • 12-bit, 16-bit, 24-bit, and 32-bit resolution
    • Subclass 1 multi-device synchronization
  • Package: 17-mm × 17-mm FCBGA, 0.8-mm pitch

All trademarks are the property of their respective owners.

open-in-new 查找其它 射频采样收发器

描述

The AFE79xx is a family of high performance, wide bandwidth multi-channel transceivers, integrating four RF sampling transmitter chains, four RF sampling receiver chains, and up to two RF sampling digitizing auxiliary chains (feedback paths). The high dynamic range of the transmitter and receiver chains allows the device to generate and receive 3G, 4G, and 5G signals from wireless base stations, while the wide bandwidth capability of the AFE79xx devices is designed for multi-band 4G and 5G base stations.

Each receiver chain includes a 25-dB range DSA (Digital Step Attenuator), followed by a 3-GSPS ADC (analog-to-digital converter). Each receiver channel has an analog peak power detector and various digital power detectors to assist an external or internal autonomous automatic gain controller, and RF overload detectors for device reliability protection. The single or dual digital down converters (DDC) provide up to 600 MHz of combined signal BW. In TDD mode, the receiver channel can be configured to dynamically switch between the traffic receiver (TDD RX) and wideband feedback receiver (TDD FB), with the capability of re-using the same analog input for both purposes.

Each transmitter chain includes a single or dual digital up converters (DUCs) supporting up to 1200-MHz combined signal bandwidth. The output of the DUCs drives a 12-GSPS DAC (digital to analog converter) with a mixed mode output option to enhance 2nd or 3rd Nyquist operation. The DAC output includes a variable gain amplifier (TX DSA) with 40-dB range and 1-dB analog and 0.125-dB digital steps.

The feedback path includes an 25-dB range DSA driving a 3-GSPS RF sampling ADC, followed by a DDC with up to 1200-MHz bandwidth.

open-in-new 查找其它 射频采样收发器
下载

申请更多信息

有关商用无线 AFE7920 信息,请参阅完整数据表和其他设计资源。立即申请

有关所有其他应用,请参阅我们的通用射频采样 AFE

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 16
类型 标题 下载最新的英文版本 日期
* 数据表 AFE79xx Quad-Channel RF Transceiver With Feedback Path 数据表 (Rev. C) 2020年 6月 23日
应用手册 基于特定信号选择TI AFE79xx的PAP参数方法 2021年 5月 7日
应用手册 AFE79xx 布局指南 (Rev. B) 下载英文版本 (Rev.B) 2021年 5月 3日
应用手册 从 JESD204B 升级到 JESD204C 时的系统设计注意事项 (Rev. A) 下载英文版本 (Rev.A) 2021年 5月 3日
应用手册 AFE79xx AGC+LNA Bypass参数设置 2021年 4月 1日
应用手册 基于AFE79xx的JESD204C 应用简述 2021年 4月 1日
应用手册 通过 TPS62913 低纹波和低噪声降压转换器为 AFE7920 供电 下载英文版本 2021年 3月 25日
技术文章 Minimize noise and ripple with a low-noise buck converter 2020年 10月 21日
应用手册 AGC简述 2020年 9月 25日
用户指南 AFE79xx, LMH9xx EVM User Guide 2020年 7月 23日
应用手册 How to Achieve Frequency Hopping with the AFE79xx 2020年 7月 2日
应用手册 AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing 2020年 4月 15日
技术文章 So, what's a VNA anyway? 2019年 8月 23日
技术文章 So, what's the deal with frequency response? 2019年 8月 23日
应用手册 Temp Profile to Maintain Optimum FIT Performance 2019年 7月 23日
技术文章 So, what are S-parameters anyway? 2019年 5月 23日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
1999
说明
AFE79-LMH9-EVM 评估模块 (EVM) 是一款用于评估 AFE79xx 系列集成射频采样收发器性能的电路板,该收发器可与 LMH9xxx 系列有源平衡-非平衡变压器进行连接。AFE79-LMH9-EVM 展示了 AFE7920、LMH9126、LMH9226、LMH9135 和 LMH9235。该器件完全符合下一代 5G 大规模 MIMO 有源天线系统的要求,同时可与收发器输出端相连,并驱动功率放大器 (PA) 输入端。为了轻松连接 50Ω 测试设备,默认情况下,该电路板设置为 100Ω 差分输入和 50Ω 单端输出。此 EVM 可随时通过板载连接器与 +3.3V 电源、信号源和测试仪表相连。
特性
  • +3.3V 单电源供电
  • 专为差分 100Ω 输入和单端 50Ω 输出匹配接口而设计
  • 可通过板载 SMA 连接器轻松连接到输入端和输出端
  • 借助跳线连接器,电路板可提供断电选项
评估板 下载
document-generic 用户指南
1999
说明

The AFE7920 evaluation module (EVM) is an RF-sampling transceiver platform that can be configured to support up to four-transmit, four-receive plus two-feedback (4T4R + 2FB) channels simultaneously.

The board evaluates the AFE7920 device, which is a quad-channel RF-sampling analog front end (AFE (...)

特性
  • Allows evaluation of 4T4R + 2FB RF-sampling AFE7920 solutions
  • JESD204B/C data interface to simplify digital interface; compliant up to 29.5-Gbps lane rates
  • Supports JESD204B/C for synchronization and compatibility
  • Option for DC-DC-based LDO-less power-management solution
  • Onboard clocking solution (...)

软件开发

固件 下载
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计,可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。

当您使用 TI 的高速数据转换器时,可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路,对其进行定制,以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后,TI 将会通过安全的下载链接提供该 IP。

JESD204 快速设计 IP 支持以下 FPGA 系列:

  • Xilinx® Virtex™ UltraScale™ 和 UltraScale+™
  • Xilinx Kintex™ UltraScale 和 UltraScale+
  • Xilinx Zynq™ UltraScale+ 和 Zynq UltraScale+ (Auto)
  • Xilinx Artix™ 7 和 Artix 7 (Auto)
  • Xilinx Virtex 7
  • Xilinx (...)
特性
  • 与 JEDEC JESD204a/b/c 协议兼容
  • 支持子类 1 确定性延迟和多器件同步
  • 支持的通道速率
    • 在 8b/10b 模式下高达 16.375Gbps
    • 在 64b/66b 模式下高达 20Gbps
  • 支持协议相关的所有错误检测和报告功能
  • 集成的传输层可将通道数据转换为样本(HD 模式不支持该功能)
  • 优化了 FPGA 中的逻辑和内存占用量,所释放的资源将可用于应用逻辑(并在可能的情况下获得尺寸更小/成本更低的 FPGA)
  • 新颖的设计特性,包括在与线路速率异步的时钟速率下导出数据

CAD/CAE 符号

封装 引脚 下载
FCBGA (ABJ) 400 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频