| 0h |
32 |
A53_RS_BW_LIMITER_REGS_PID |
3040 3000h |
| 4h |
32 |
A53_RS_BW_LIMITER_REGS_CTRL |
3040 3004h |
| 100h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_CIR |
3040 3100h |
| 104h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_PIR |
3040 3104h |
| 108h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_BURST_OFFSET |
3040 3108h |
| 10Ch |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_INFO |
3040 310Ch |
| 120h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_STATS |
3040 3120h |
| 124h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_STATS_THRSHLD |
3040 3124h |
| 128h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_WINDOWS_CNT |
3040 3128h |
| 12Ch |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_STATS_CIR |
3040 312Ch |
| 130h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_STATS_PIR |
3040 3130h |
| 134h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BW_THRSHLD_CNT |
3040 3134h |
| 138h |
32 |
A53_RS_BW_LIMITER_REGS_RD_BYTES_MAX |
3040 3138h |
| 300h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN |
3040 3300h |
| 30Ch |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_INFO |
3040 330Ch |
| 320h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_STATS |
3040 3320h |
| 324h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_STATS_THRSHLD |
3040 3324h |
| 328h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_WINDOWS_CNT |
3040 3328h |
| 32Ch |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_LIMIT_CNT |
3040 332Ch |
| 330h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_THRESHOLD_CNT |
3040 3330h |
| 334h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_LIMIT_TOTAL |
3040 3334h |
| 338h |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_THRESHOLD_TOTAL |
3040 3338h |
| 33Ch |
32 |
A53_RS_BW_LIMITER_REGS_RD_TXN_MAX |
3040 333Ch |