产品详细信息

Function Cascaded PLLs Number of outputs 14 RMS jitter (fs) 111 Output frequency (Min) (MHz) 0.22 Output frequency (Max) (MHz) 2030 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features 0 Delay Operating temperature range (C) -40 to 85
Function Cascaded PLLs Number of outputs 14 RMS jitter (fs) 111 Output frequency (Min) (MHz) 0.22 Output frequency (Max) (MHz) 2030 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features 0 Delay Operating temperature range (C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • Ultra-Low RMS Jitter Performance
    • 111 fs RMS Jitter (12 kHz to 20 MHz)
    • 123 fs RMS Jitter (100 Hz to 20 MHz)
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Integrated Low-Noise Crystal Oscillator
      Circuit
    • Holdover Mode when Input Clocks are Lost
    • Automatic or Manual Triggering/Recovery
  • PLL2
    • Normalized PLL Noise Floor of –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Integrated Low-Noise VCO
  • 2 Redundant Input Clocks with LOS
    • Automatic and Manual Switch-Over Modes
  • 50 % Duty Cycle Output Divides, 1 to 1045 (Even
    and Odd)
  • 12 LVPECL, LVDS, or LVCMOS Programmable
    Outputs
  • Digital Delay: Fixed or Dynamically Adjustable
  • 25 ps Step Analog Delay Control.
  • 14 Differential Outputs. Up to 26 Single Ended.
    • Up to 6 VCXO/Crystal Buffered Outputs
  • Clock Rates of up to 1536 MHz
  • 0-Delay Mode
  • Three Default Clock Outputs at Power Up
  • Multi-Mode: Dual PLL, Single PLL, and Clock
    Distribution
  • Industrial Temperature Range: –40 to 85°C
  • 3.15-V to 3.45-V Operation
  • 2 Dedicated Buffered/Divided OSCin Clocks
  • Package: 64-Pin WQFN (9.0 × 9.0 × 0.8 mm)
  • Ultra-Low RMS Jitter Performance
    • 111 fs RMS Jitter (12 kHz to 20 MHz)
    • 123 fs RMS Jitter (100 Hz to 20 MHz)
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Integrated Low-Noise Crystal Oscillator
      Circuit
    • Holdover Mode when Input Clocks are Lost
    • Automatic or Manual Triggering/Recovery
  • PLL2
    • Normalized PLL Noise Floor of –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Integrated Low-Noise VCO
  • 2 Redundant Input Clocks with LOS
    • Automatic and Manual Switch-Over Modes
  • 50 % Duty Cycle Output Divides, 1 to 1045 (Even
    and Odd)
  • 12 LVPECL, LVDS, or LVCMOS Programmable
    Outputs
  • Digital Delay: Fixed or Dynamically Adjustable
  • 25 ps Step Analog Delay Control.
  • 14 Differential Outputs. Up to 26 Single Ended.
    • Up to 6 VCXO/Crystal Buffered Outputs
  • Clock Rates of up to 1536 MHz
  • 0-Delay Mode
  • Three Default Clock Outputs at Power Up
  • Multi-Mode: Dual PLL, Single PLL, and Clock
    Distribution
  • Industrial Temperature Range: –40 to 85°C
  • 3.15-V to 3.45-V Operation
  • 2 Dedicated Buffered/Divided OSCin Clocks
  • Package: 64-Pin WQFN (9.0 × 9.0 × 0.8 mm)

The LMK0480x family is the industry’s highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides low-noise jitter cleaner functionality while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When paired with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

The LMK0480x family is the industry’s highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides low-noise jitter cleaner functionality while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When paired with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

下载

您可能感兴趣的相似产品

open-in-new 比较产品
功能与比较器件相同且具有相同引脚。
LMK04805 正在供货 具有双级联 PLL 和集成式 2.2GHz VCO 的低噪声时钟抖动消除器 Low Noise Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.2 GHz VCO
LMK04806 正在供货 具有双级联 PLL 和集成式 2.5GHz VCO 的低噪声时钟抖动消除器 Low Noise Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.5 GHz VCO
LMK04808 正在供货 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 Low Noise Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.9 GHz VCO
功能与比较器件相似。
LMK04821 正在供货 支持 JESD204B 的超低抖动合成器和抖动消除器 LMK04821( it has additional features and better performance)

技术文档

star = 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 11
类型 项目标题 下载最新的英语版本 日期
* 数据表 LMK0480x Low-Noise Clock Jitter Cleaner with Dual Loop PLLs 数据表 (Rev. K) PDF | HTML 24 Dec 2014
应用手册 医学超声系统时钟 (Rev. A) 下载英文版本 (Rev.A) PDF | HTML 16 Dec 2021
应用手册 LMK时钟 family LVDS输出交流耦合设计注意事项 10 Jun 2021
用户指南 TSW308x Evaluation Module (Rev. B) 18 May 2016
EVM 用户指南 TSW4806EVM User's Guide (Rev. A) 26 Apr 2016
EVM 用户指南 LMK0480x Evaluation Board Instructions (Rev. B) 04 Aug 2014
设计指南 TSW1265EVM Evaluation Module 03 Sep 2013
应用手册 Using the LMK0480x/LMK04906 for Hitless Switching and Holdover 12 Jul 2013
用户指南 TSW3085 ACPR and EVM Measurements 29 Dec 2011
应用手册 App Note 1939 Crystal Based Oscillator Design with LMK04000 Family 下载最新的英文版本 (Rev.A) 13 Mar 2009
设计指南 Clock Conditioner Owner's Manual 10 Nov 2006

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

DAC34SH84EVM — DAC34SH84 评估模块

The DAC34SH84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.5 GSPS DAC34SH84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)

TI.com 無法提供
评估板

LMK04803BEVAL — 具有双级联 PLL 和集成 1.9 GHz VCO 的时钟抖动消除器

LMK04800 系列是业界性能卓越的时钟调节器,具有优异的时钟抖动消除、时钟发生和分配功能,其先进的功能可满足下一代系统要求。借助双环路 PLLatinum? 架构,可利用低噪声 VCXO 模块实现 111fs rms 抖动(12kHz 至 20MHz),也可采用低成本外部晶振及变容二极管实现低于 200fs 的 rms 抖动(12kHz 至 20MHz)。

双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。第一个 PLL (PLL1) 具有低噪声抖动消除器功能,而第二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外部 (...)

TI.com 無法提供
评估板

TSW1265EVM — 宽带双路接收器参考设计和评估平台

TSW1265EVM 是一款宽带双路接收器参考设计和评估平台。信号链通过双通道下变频混频器、LMH6521 双通道 DVGA、和 ADS4249 14 位 250 MSPS ADC 允许从射频到位的转换。TSW1265EVM 还包括 LMK04800 双 PLL 时钟抖动清除器和发生器,用以提供板载低噪音计时解决方案。还提供软件 GUI 以允许对 ADS4249 和 LMK04800 进行配置。可通过 GUI 或通过具有 FPGA 的高速连接器控制 LMH6521 DVGA 增益。EVM 适合与 TSW1400EVM 讯号撷取和产生电路板配合使用,以撷取 ADS4249 (...)

TI.com 無法提供
评估板

TSW3084EVM — 完整射频信号链评估模块

TSW3084EVM 评估模块为电路板,可允许系统设计人员借助 LMK04806B 低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案,TSW3084EVM 包含用于为 DAC3484 数模转换器 (DAC) 提供计时的 LMK04806B,以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。

DAC3484 是四通道超低功耗 16 位 1.25 GSPS DAC,带有有效的多路复用的 16 位宽总线,可实现每个 DAC 输入速率为 312MSPS。

TRF3705 是高性能复数射频调制器,输出范围为 (...)

TI.com 無法提供
评估板

TSW30H84EVM — 完整射频信号链评估模块

TSW30H84EVM 评估模块为电路板,可允许系统设计人员借助 LMK04806B(请参见 LMK04800)低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链路的总性能。作为易于使用的完整射频发射解决方案,TSW30H84EVM 包含用于为 DAC34H84 数模转换器 (DAC) 提供计时的 LMK04806B(请参见 LMK04800),以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。

DAC34H84 是四通道超低功耗 16 位 1.25 GSPS DAC,最大输入图形速率为 625MSPS/DAC。

TRF3705 (...)

TI.com 無法提供
评估板

TSW30SH84EVM — 完整射频信号链评估模块

TSW30SH84EVM 评估模块为电路板,可允许系统设计人员借助 LMK04800 低噪声时钟发生器/抖动消除器,评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案,TSW30SH84EVM 包含用于为 DAC34SH84 数模转换器 (DAC) 提供计时的 LMK04800,以及两个可将来自 4 通道 DAC 的 I/Q 输出上变频为射频载波的 TRF3705。

DAC34SH84 是四通道超低功耗 16 位 1.5 GSPS DAC,最大输入图形速率为 750MSPS/DAC。

TRF3705 是高性能复数射频调制器,输出范围为 300 MHz 至 4 (...)

TI.com 無法提供
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
评估模块 (EVM) 用 GUI

TSW308x EVM Software (Rev. B)

SLAC507B.ZIP (123888 KB)
评估模块 (EVM) 用 GUI

TSW4806 Installer GUI

SLAC532.ZIP (126690 KB)
仿真模型

LMK04803 IBIS Model (Rev. C) LMK04803 IBIS Model (Rev. C)

模拟工具

PSPICE-FOR-TI 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
设计工具

CLOCK-TREE-ARCHITECT 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
参考设计

TIDA-00074 — 宽带射频-数字复杂接收器反馈信号链

这是一个宽带复杂接收器参考设计和评估平台,非常适合用作发送器数字预失真的反馈接收器。EVM 信号链非常适合高中频 (IF) 复杂反馈应用,其中包含一个复杂解调器、TI 的 LMH6521 双通道 DVGA 和 ADS5402 12 位 800-MSPS 双通道 ADC。通过修改板载滤波器组件,可针对各种频率规划配置该信号链。EVM 还包括 TI 的 LMK04808 双 PLL 时钟抖动清除器和发生器,用以提供板载低噪音计时解决方案。可通过 GUI 或通过具有 FPGA 的高速连接器控制 LMH6521 DVGA 增益。
封装 引脚数 下载
WQFN (NKD) 64 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频