LMK3H2104
- 集成 BAW 谐振器
- 无需外部 XTAL/XO
- 灵活的输出频率
- 2 个分数输出分频器 (FOD),单个通道分频器
- 高达 400MHz 输出频率
- 灵活的输出格式
- 1.2/1.8/2.5/3.3V LVCMOS
- 直流耦合或交流耦合 LVDS
- 具有可编程摆幅的 LP-HCSL。LVPECL、CML 和其他格式可从 LP-HCSL 推导出来
- 极低抖动
- 最大抖动限制为 61fs 的 PCIe 第 5 代通用时钟 (CC),有 SSC 抖动
- 最大抖动限制为 36.4fs 的 PCIe 第 6 代通用时钟 (CC),有 SSC 抖动
- 最大抖动限制为 25.5fs 的 PCIe 第 7 代通用时钟 (CC),有 SSC 抖动
- 符合 PCIe 第 1 代到第 7 代标准
- 可配置 SSC
- 可编程 -0.05% 至 -3% 向下展频和 ±0.025% 至 ±1.5% 中心展频,或预设 -0.1%、-0.25%、-0.3% 和 -0.5% 向下展频
- 可以旁路至任何输出端的 3 个输入 (LMK3H2108) 或 1 个输入(LMK3H2104)
- 5ms 最大启动时间
- 器件电源关闭时,可以将失效防护输入引脚拉至高电平
- 灵活的电源配置
- 每个 VDD 引脚都可以独立连接,提供至 1.8V、2.5V 或 3.3V 电压
- 每个 VDDO 引脚都可以独立连接且设置为 1.8V、2.5V 或 3.3V 电压
- –40°C 至 105°C 环境温度
LMK3H2104 和 LMK3H2108 是基于 BAW 的时钟发生器,不需要任何外部 XTAL 或 XO。这些器件可用作 PCIe 时钟发生器或通用时钟发生器。2个 FOD(分数输出分频器)在提供频率灵活性的同时实现低功耗和低抖动。
LMK3H2104 提供多达 4 个差分输出以及 2 个 LVCMOS 输出,或者提供多达 10 个 LVCMOS 输出。LMK3H2108 提供多达 8 个差分输出或 16 个 LVCMOS 输出。
LMK3H2104 具有 1 个时钟输入,LMK3H2108 具有 3 个时钟输入。时钟输入提供时钟多路复用和缓冲功能。每个输出组可以独立选择任何时钟源。
GPI 和 GPIO 引脚提供了额外的控制灵活性。这些引脚可以配置为单独 OE、分组 OE、I2C 地址选择、OTP 页面选择、PWRGD/PWRDN#、状态输出和其他功能。
该器件支持一次性可编程 (OTP) 非易失性存储器,后者可定制亦可出厂预编程。
技术文档
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | LMK3H2104 和 LMK3H2108 4 输出和 8 输出 PCIe 第 1 代至第 7 代兼容低抖动通用 BAW 时钟发生器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2025年 11月 14日 |
| 用户指南 | LMK3H2104 寄存器映射 | PDF | HTML | 英语版 | PDF | HTML | 2025年 11月 5日 | |
| 证书 | LMK3H2104EVM EU Declaration of Conformity (DoC) | 2025年 7月 22日 |
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
LMK3H2108-GUI — Programming GUI for the public release of the LMK3H2108 devices.
PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
支持的产品和硬件
产品
时钟缓冲器
时钟发生器
时钟抖动清除器
振荡器
射频 PLL 和合成器
硬件开发
评估板
软件
支持软件
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。