产品详情

Function Clock network synthesizer Number of outputs 14 Output type CML, LVCMOS, LVDS, LVPECL RMS jitter (fs) 47 Features JESD204B Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 4
Function Clock network synthesizer Number of outputs 14 Output type CML, LVCMOS, LVDS, LVPECL RMS jitter (fs) 47 Features JESD204B Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 4
VQFN (RGC) 64 81 mm² 9 x 9
  • 基于 BAW VCO 的超低抖动以太网时钟
    • 使用 4MHz 一阶高通滤波器 (HPF) 时在 625MHz 下典型 RMS 抖动为 13fs
    • 使用 4MHz 一阶 HPF 时在 312.5MHz 下典型 RMS 抖动为 24fs
    • 在 312.5MHz 下典型 RMS 抖动为 42fs,最大 RMS 抖动为 60fs
    • 在 156.25MHz 下典型 RMS 抖动为 47fs,最大 RMS 抖动为 65fs
  • 三个高性能数字锁相环 (DPLL) 与模拟锁相环 (APLL) 配对
    • 可编程 DPLL 环路带宽范围为 1mHz 至 4kHz
    • DCO 频率调节步长 < 1ppt
  • 四个差动或单端 DPLL 输入
    • 1Hz (1PPS) 至 800MHz 输入频率
    • 数字保持和无中断切换
  • 14 个采用可编程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差动输出
    • 当在 OUT[1:0]_P/N、GPIO1 和 GPIO2 上配置 6 个 LVCMOS 频率输出并在 OUT[13:2]_P/N 上配置 12 个差动输出时,总共最多 18 个频率输出
    • 支持可编程摆幅和共模的 1Hz (1PPS) 至 1250MHz 输出频率
    • 符合 PCIe 第 1 代到第 6 代标准
  • I2C 三线制 SPI 或四线制 SPI
  • 工作温度:-40°C 至 85°C
  • 基于 BAW VCO 的超低抖动以太网时钟
    • 使用 4MHz 一阶高通滤波器 (HPF) 时在 625MHz 下典型 RMS 抖动为 13fs
    • 使用 4MHz 一阶 HPF 时在 312.5MHz 下典型 RMS 抖动为 24fs
    • 在 312.5MHz 下典型 RMS 抖动为 42fs,最大 RMS 抖动为 60fs
    • 在 156.25MHz 下典型 RMS 抖动为 47fs,最大 RMS 抖动为 65fs
  • 三个高性能数字锁相环 (DPLL) 与模拟锁相环 (APLL) 配对
    • 可编程 DPLL 环路带宽范围为 1mHz 至 4kHz
    • DCO 频率调节步长 < 1ppt
  • 四个差动或单端 DPLL 输入
    • 1Hz (1PPS) 至 800MHz 输入频率
    • 数字保持和无中断切换
  • 14 个采用可编程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差动输出
    • 当在 OUT[1:0]_P/N、GPIO1 和 GPIO2 上配置 6 个 LVCMOS 频率输出并在 OUT[13:2]_P/N 上配置 12 个差动输出时,总共最多 18 个频率输出
    • 支持可编程摆幅和共模的 1Hz (1PPS) 至 1250MHz 输出频率
    • 符合 PCIe 第 1 代到第 6 代标准
  • I2C 三线制 SPI 或四线制 SPI
  • 工作温度:-40°C 至 85°C

LMK5B33414 是一款高性能网络同步器和抖动清除器,具有小于 5ns 的计时精度(ITU-T G.8273.2 D 类),旨在满足基于以太网的网络应用的严格要求。

器件集成了 3 个 DPLL 和 3 个 APLL,可通过可编程环路带宽 (LBW) 提供无中断切换和抖动衰减功能,具备一个外部环路滤波器,充分提升了灵活性和易用性。

APLL3 具有超高性能 PLL,并在 VCO 中采用 TI 专有体声波 (BAW) 技术,可在 312.5MHz 频率下生成具有 42fs(典型值)的 RMS 抖动(12kHz 至 20MHz)的输出时钟,而不受 DPLL 基准输入的频率和抖动特性的影响。APLL2 和 APLL1 采用传统的 LC VCO,提供用于第二或第三频率域和/或同步域的选项。

基准验证电路会监测 DPLL 基准输入,并在检测到或丢失输入时自动执行无中断切换。零延迟模式 (ZDM) 可控制输入和输出之间的相位关系。

该器件可通过 I2C 或 SPI 进行全面编程。集成的 EEPROM 可用于自定义系统启动时钟。该器件还具有出厂默认的 ROM 配置文件作为备用选项。

LMK5B33414 是一款高性能网络同步器和抖动清除器,具有小于 5ns 的计时精度(ITU-T G.8273.2 D 类),旨在满足基于以太网的网络应用的严格要求。

器件集成了 3 个 DPLL 和 3 个 APLL,可通过可编程环路带宽 (LBW) 提供无中断切换和抖动衰减功能,具备一个外部环路滤波器,充分提升了灵活性和易用性。

APLL3 具有超高性能 PLL,并在 VCO 中采用 TI 专有体声波 (BAW) 技术,可在 312.5MHz 频率下生成具有 42fs(典型值)的 RMS 抖动(12kHz 至 20MHz)的输出时钟,而不受 DPLL 基准输入的频率和抖动特性的影响。APLL2 和 APLL1 采用传统的 LC VCO,提供用于第二或第三频率域和/或同步域的选项。

基准验证电路会监测 DPLL 基准输入,并在检测到或丢失输入时自动执行无中断切换。零延迟模式 (ZDM) 可控制输入和输出之间的相位关系。

该器件可通过 I2C 或 SPI 进行全面编程。集成的 EEPROM 可用于自定义系统启动时钟。该器件还具有出厂默认的 ROM 配置文件作为备用选项。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 6
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 适用于基于以太网的网络应用且具有 BAW VCO 的 适 4 路输入、14 路输出 LMK5B33414 3-DPLL 3-APLL 网络同步器 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025年 3月 3日
应用手册 差分及单端信号的端接指南 PDF | HTML 英语版 PDF | HTML 2025年 12月 19日
用户指南 LMK5B33414 编程人员指南 (Rev. C) PDF | HTML 英语版 (Rev.C) PDF | HTML 2025年 11月 25日
应用手册 The Debug Guide for Network Synchronizers (Digital and Analog Phase-Locked Loops) PDF | HTML 2025年 11月 21日
应用手册 PLL 器件的振荡器电源考虑因素 PDF | HTML 英语版 PDF | HTML 2025年 11月 19日
应用手册 适用于快速数据中心交换机的 112G 和 224G PAM4 串行器/解 串器时钟 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025年 1月 24日

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LMK5B33414EVM — 适用于 LMK5B33414 具有 BAW VCO 的 14 路输出、3 个 DPLL 和 APLL 的网络同步器的评估模块

LMK5B33414 评估模块 (EVM) 是对 LMK5B33414 网络时钟发生器和同步器进行器件评估、合规性测试和系统原型设计的平台。

LMK5B33414 集成了三个模拟锁相环 (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含用于时钟输入、振荡器输入和时钟输出的超小型版本 A (SMA) 连接器,可将器件连接到 50Ω 测试设备。通过板载温度补偿晶体振荡器 (TCXO),可在自由运行、锁定或保持模式下评估 LMK5B33414。

通过板载 USB 微控制器 (MCU) 接口,可在 PC 上使用 TI 时钟和合成器 (TICS) 专业版软件 (...)

用户指南: PDF | HTML
TI.com 上无现货
支持软件

TICSPRO-SW TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件

下载选项
仿真模型

LMK5B33216 Family IBIS model

SNAM295.ZIP (239 KB) - IBIS Model
设计工具

CLOCK-PERFDATA-DESIGN Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.

Configuration, raw phase noise data, noise plots, and register data for common use cases on clock generators, network synchronizers, jitter cleaners, and other clocking devices
支持的产品和硬件

支持的产品和硬件

下载选项
设计工具

PLLATINUMSIM-SW PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGC) 64 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频