产品详情

Features Fixed frequency Output frequency (MHz) 100 Output type LVPECL Stability (ppm) 50 Supply voltage (V) 3.3 Jitter (ps) 0.1 Operating temperature range (°C) -40 to 85 Rating Catalog
Features Fixed frequency Output frequency (MHz) 100 Output type LVPECL Stability (ppm) 50 Supply voltage (V) 3.3 Jitter (ps) 0.1 Operating temperature range (°C) -40 to 85 Rating Catalog
QFM (SIA) 6 35 mm² 7 x 5
  • 超低噪声、高性能
    • 抖动:Fout > 100MHz 时的典型值为 90fs RMS
    • PSRR:–70dBc,强大的电源抗噪性
  • 支持的输出格式
    • LVPECL 高达 1 GHz
    • LVDS 高达 900 MHz
    • HSTL 高达 400 MHz
  • 总频率容差:±50ppm(LMK61X2) 和 ± 25ppm (LMK61X0)
  • 3.3V 工作电压
  • 工业温度范围(-40ºC 至 +85ºC)
  • 7mm × 5mm 6 引脚封装,与行业标准 7050 XO 封装引脚兼容
  • 超低噪声、高性能
    • 抖动:Fout > 100MHz 时的典型值为 90fs RMS
    • PSRR:–70dBc,强大的电源抗噪性
  • 支持的输出格式
    • LVPECL 高达 1 GHz
    • LVDS 高达 900 MHz
    • HSTL 高达 400 MHz
  • 总频率容差:±50ppm(LMK61X2) 和 ± 25ppm (LMK61X0)
  • 3.3V 工作电压
  • 工业温度范围(-40ºC 至 +85ºC)
  • 7mm × 5mm 6 引脚封装,与行业标准 7050 XO 封装引脚兼容

LMK61XX 是一款超低抖动振荡器,可生成常用的基准时钟。该器件在出厂前进行了预编程,支持任何基准时钟频率;支持的输出格式包括 LVPECL(最高 1GHz)、LVDS(最高 900MHz)和 HCSL(最高 400MHz)。内部电源调节功能提供出色的电源纹波抑制 (PSRR),降低了供电网络的成本和复杂性。该器件由单个 3.3V ± 5% 电源供电。

LMK61XX 是一款超低抖动振荡器,可生成常用的基准时钟。该器件在出厂前进行了预编程,支持任何基准时钟频率;支持的输出格式包括 LVPECL(最高 1GHz)、LVDS(最高 900MHz)和 HCSL(最高 400MHz)。内部电源调节功能提供出色的电源纹波抑制 (PSRR),降低了供电网络的成本和复杂性。该器件由单个 3.3V ± 5% 电源供电。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 3
类型 项目标题 下载最新的英语版本 日期
* 数据表 LMK61XX 高性能超低抖动振荡器 数据表 (Rev. D) PDF | HTML 下载英文版本 (Rev.D) PDF | HTML 2018年 2月 6日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
EVM 用户指南 LMK61FFEVM User's Guide (Rev. A) 2015年 11月 20日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

LMK61E2-100M00EVM — LMK61E2-100M00 超低抖动固定频率振荡器 EVM

LMK61E2-100M00EVM 评估模块提供了一个完整平台,用于评估德州仪器 (TI) LMK61E2-100M00 超低抖动固定频率振荡器的 90fs RMS 抖动性能。

板载电源选项提供了常见应用中所需的易用性和配置灵活性。边缘发射 SMA 端口可用于访问 LMK61E2-100M00 的差分时钟输出,从而使用市售同轴电缆、适配器或平衡-非平衡变压器(未附带)连接到测试设备或参考板。

用户指南: PDF
TI.com 上无现货
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚数 下载
QFM (SIA) 6 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频