产品详情

Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 12 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 25 Features 2:12 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 12 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 25 Features 2:12 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
VQFN (RHA) 40 36 mm² 6 x 6
  • 2:12 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • 12 LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 88 mA
  • Very Low Additive Jitter: <100 fs, rms in 10-kHz to
    20-MHz Offset Range:
    • 57 fs, rms (typ) @ 122.88 MHz
    • 48 fs, rms (typ) @ 156.25 MHz
    • 30 fs, rms (typ) @ 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 550 ps
  • Maximum Output Skew: 25 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to 85°C
  • ESD Protection Exceeds 2 kV (HBM)
  • Supports 105°C PCB Temperature (Measured
    with a Thermal Pad)
  • Available in 6-mm × 6-mm QFN-40 (RHA) Package
  • 2:12 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • 12 LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 88 mA
  • Very Low Additive Jitter: <100 fs, rms in 10-kHz to
    20-MHz Offset Range:
    • 57 fs, rms (typ) @ 122.88 MHz
    • 48 fs, rms (typ) @ 156.25 MHz
    • 30 fs, rms (typ) @ 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 550 ps
  • Maximum Output Skew: 25 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to 85°C
  • ESD Protection Exceeds 2 kV (HBM)
  • Supports 105°C PCB Temperature (Measured
    with a Thermal Pad)
  • Available in 6-mm × 6-mm QFN-40 (RHA) Package

The CDCLVP1212 is a highly versatile, low additive jitter buffer that can generate 12 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1212 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 25 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1212 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 12 pairs of differential LVPECL clock outputs (OUT0, OUT11) with minimum skew for clock distribution. The CDCLVP1212 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1212 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) should be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1212 is packaged in a small 40-terminal, 6-mm × 6-mm QFN package and is characterized for operation from –40°C to 85°C.

The CDCLVP1212 is a highly versatile, low additive jitter buffer that can generate 12 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1212 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 25 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1212 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 12 pairs of differential LVPECL clock outputs (OUT0, OUT11) with minimum skew for clock distribution. The CDCLVP1212 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1212 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) should be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1212 is packaged in a small 40-terminal, 6-mm × 6-mm QFN package and is characterized for operation from –40°C to 85°C.

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相似
LMK00301 正在供货 3-GHz 10 路输出差动扇出缓冲器/电平转换器 Ultra low additive jitter,1:10 universal differential buffer that can support LVPECL
LMK1D1212 正在供货 12 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 Same pinout with wider supported voltage range and LVPECL vs LVDS

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 3
类型 标题 下载最新的英语版本 日期
* 数据表 CDCLVP1212 LVPECL Output, High-Performance Clock Buffer 数据表 (Rev. E) PDF | HTML 2015年 12月 2日
应用手册 Clocking Design Guidelines: Unused Pins 2015年 11月 19日
EVM 用户指南 Low Additive Phase Noise Clock Buffer Evaluation Board 2009年 8月 25日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

仿真模型

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
设计工具

PLLATINUMSIM-SW PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

产品
射频 PLL 与合成器
LMX1204 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 LMX1214 具有辅助时钟的 1:5 18GHz 射频缓冲器和分频器 LMX1906-SP 具有 SYSREF 和 FPGA 时钟的耐辐射加固保障 (RHA) 15GHz 缓冲器、倍频器和分频器 LMX2430 用于射频个人通信的 3.0GHz/0.8GHz PLLatinum 双路高频合成器 LMX2433 用于射频个人通信的 3.6GHz/1.7GHz PLLatinum 双路高频合成器 LMX2434 用于射频个人通信的 5.0GHz/2.5GHz PLLatinum 低功耗双路频率合成器 LMX2470 具有 800MHz 整数 N PLL 的 2.6GHz Δ-Σ 分数 N PLL LMX2485 用于射频个人通信的 500MHz 至 3GHz Δ-Σ 低功耗双路 PLL LMX2485E 用于射频个人通信的 50MHz 至 3GHz Δ-Σ 低功耗双通道 PLL LMX2485Q-Q1 500MHz 至 3GHz 汽车类 Δ-Σ 低功耗双通道 PLL LMX2486 用于射频个人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗双路 PLL LMX2487 具有 3.0GHz 整数 PLL 的 1 至 6GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器 LMX2487E 用于射频个人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗双路 PLL LMX2491 具有斜坡/线性调频脉冲生成功能的 6.4GHz 低噪声分数 N PLL LMX2492 具有斜坡/线性调频脉冲生成功能的 500MHz 至 14GHz 宽带、低噪声分数 N PLL LMX2492-Q1 具有斜坡/线性调频脉冲生成功能的汽车级 500MHz 至 14GHz 宽带、低噪声分数 N PLL LMX2531 具有集成 VCO 的高性能频率合成器系统 LMX2541 具有集成 VCO 的超低噪声 PLLatinum 频率合成器 LMX2571 具有移频键控 (FSK) 调制功能的 1.34GHz、低功耗、极端温度 RF 合成器 LMX2571-EP 具有 FSK 调制功能的增强型 1.34GHz、低功耗、极端温度 RF 合成器 LMX2572 6.4GHz 低功耗宽带射频合成器 LMX2572LP 采用 FSK 调制的 2GHz 低功耗宽带射频合成器 LMX2581 具有集成 VCO 的 3.76GHz 宽带频率合成器 LMX2581E 具有集成 VCO 的 3.8GHz 宽带频率合成器 LMX2582 5.5GHz 高性能、宽带 PLLatinum 射频合成器 LMX2592 具有集成 VCO 的 9.8GHz 宽带频率合成器 LMX2594 具有相位同步功能且支持 JESD204B 的 15GHz 宽带 PLLatinum™ 射频合成器 LMX2595 具有相位同步功能且支持 JESD204B 的 20GHz 宽带射频合成器 LMX2615-SP 具有相位同步功能和 JESD204B 支持的航空级 40MHz 至 15GHz 宽带合成器 LMX2694-EP 具有相位同步功能的增强型产品 15GHz 射频合成器 TRF3765 具有集成式 VCO 和最多 8 个输出的 300M-4800MHz 低噪声整数 N/分数 N PLL
时钟缓冲器
CDCDB2000 符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20 路输出时钟缓冲器 CDCDB400 适用于 PCIe® 第 1 代到第 6 代 4 路输出时钟缓冲器 CDCDB800 适用于 PCIe® 第 1 代到第 6 代 8 路输出时钟缓冲器 CDCDB803 用于 PCIe® 第 1 代至第 6 代的 8 输出时钟缓冲器,具有可选的 SMBus 地址 CDCLVC1102 低抖动 1:2 LVCMOS 扇出时钟缓冲器 CDCLVC1103 低抖动 1:3 LVCMOS 扇出时钟缓冲器 CDCLVC1104 低抖动 1:4 LVCMOS 扇出时钟缓冲器 CDCLVC1106 低抖动 1:6 LVCMOS 扇出时钟缓冲器 CDCLVC1108 低抖动 1:8 LVCMOS 扇出时钟缓冲器 CDCLVC1110 低抖动 1:10 LVCMOS 扇出时钟缓冲器 CDCLVC1112 低抖动 1:12 LVCMOS 扇出时钟缓冲器 CDCLVC1310 通用输入、10 输出低阻抗 LVCMOS 缓冲器 CDCLVD110 具有最小时钟分配偏移且频率高达 900MHz 的 1:10 LVDS 时钟缓冲器 CDCLVD110A 通过超小偏斜实现时钟分配且频率高达 1100MHz 的 1:10 LVDS 时钟缓冲器 CDCLVD1204 低抖动 2 路输入可选 1:4 通用至 LVDS 缓冲器 CDCLVD1208 低抖动 2 路输入可选 1:8 通用至 LVDS 缓冲器 CDCLVD1212 低抖动 2 路输入可选 1:12 通用至 LVDS 缓冲器 CDCLVD1213 具有可选输出分频器的低抖动 1:4 通用至 LVDS 缓冲器 CDCLVD1216 低抖动 2 路输入可选 1:16 通用至 LVDS 缓冲器 CDCLVD2102 低抖动双通道 1:2 通用至 LVDS 缓冲器 CDCLVD2104 低抖动双通道 1:4 通用至 LVDS 缓冲器 CDCLVD2106 低抖动双通道 1:6 通用至 LVDS 缓冲器 CDCLVD2108 低抖动双通道 1:8 通用至 LVDS 缓冲器 CDCLVP110 1:10 LVPECL/HSTL 至 LVPECL 时钟驱动器 CDCLVP1102 低抖动 1:2 通用至 LVPECL 缓冲器 CDCLVP111 具有可选输入的 1:10 LVPECL 缓冲器 CDCLVP111-EP 具有可选输入的 HiRel、1:10 LVPECL 缓冲器 CDCLVP111-SP 具有可选输入时钟驱动器的 1:10 高速时钟缓冲器 CDCLVP1204 低抖动双输入可选 1:4 通用转 LVPECL 缓冲器 CDCLVP1208 低抖动 2 路输入可选 1:8 通用至 LVPECL 缓冲器 CDCLVP1212 低抖动 2 路输入可选 1:12 通用至 LVPECL 缓冲器 CDCLVP1216 低抖动 2 路输入可选 1:16 通用至 LVPECL 缓冲器 CDCLVP2102 低抖动双通道 1:2 通用至 LVPECL 缓冲器 CDCLVP2104 低抖动双通道 1:4 通用至 LVPECL 缓冲器 CDCLVP2106 低抖动双通道 1:6 通用至 LVPECL 缓冲器 CDCLVP2108 低抖动双通道 1:8 通用至 LVPECL 缓冲器 CDCLVP215 双通道 1:5 高速 LVPECL 扇出缓冲器 LMK00301 3-GHz 10 路输出差动扇出缓冲器/电平转换器 LMK00304 具有 4 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00306 具有 6 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00308 具有 8 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00334 4 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK00334-Q1 汽车类 4 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK00338 8 路输出 PCIe® 第 1 代/第 2 代/第 3 代/第 4 代/第 5 代时钟缓冲器和电平转换器 LMK1C1102 2 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1103 3 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1104 4 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1106 6 通道输出 LVCMOS 1.8V 缓冲器 LMK1C1108 8 通道输出 LVCMOS 1.8V 缓冲器 LMK1D1204 4 通道输出 LVDS 1.8V 缓冲器 LMK1D1204P 带引脚控制的 4 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D1208 8 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D1208I 具有 I²C 的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1208P 带引脚控制的 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1212 12 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D1216 16 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2102 双组 2 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 LMK1D2102L 低附加抖动 LVDS 缓冲器 LMK1D2104 双组 4 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2106 双组 6 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器 LMK1D2108 双组 8 通道输出 1.8V、2.5V 和 3.3V LVDS 缓冲器
时钟发生器
LMK03318 具有单个 PLL 的超低抖动时钟发生器系列 LMK03328 具有两个独立 PLL 的超低抖动时钟发生器系列 LMK03806 具有 14 路输出的超低抖动时钟发生器
IQ 解调器
LMX8410L 带集成式合成器的高性能混合器
时钟抖动清除器
LMK04208 具有 6 个可编程输出的超低噪声时钟抖动消除器 LMK04368-EP 增强型产品超低噪声 3.2GHz JESD204C 抖动清除器 LMK04714-Q1 符合 JESD204B 和 JESD204C 标准的汽车类超低噪声 3.2GHz 双环路时钟抖动清除器 LMK04803 具有双级联 PLL 和集成式 1.9GHz VCO 的低噪声时钟抖动消除器 LMK04805 具有双级联 PLL 和集成式 2.2GHz VCO 的低噪声时钟抖动消除器 LMK04806 具有双级联 PLL 和集成式 2.5GHz VCO 的低噪声时钟抖动消除器 LMK04808 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 LMK04821 支持 JESD204B 的超低抖动合成器和抖动消除器 LMK04826 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828-EP 温度范围为 -55°C 至 105°C 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04832 具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SEP 耐辐射且符合 JESD204C 标准的 30krad 超低噪声 3.2GHz、15 路输出时钟抖动清除器 LMK04832-SP 耐辐射加固保障 (RHA)、超低噪声、3.2GHz、15 路输出时钟抖动清除器 LMK04906 带 6 路可编程输出的超低噪声时钟抖动消除器/倍频器
时钟网络同步器
LMK05028 低抖动双通道网络同步器时钟 LMK05318 采用 BAW 技术的超低抖动、单通道网络同步器时钟 LMK05318B 采用 BAW 技术的超低抖动、单通道网络同步器时钟 LMK05318B-Q1 汽车级超低抖动网络同步器和时钟发生器 LMK5B33216 具有集成式 2.5GHz 体声波 VCO、16 路输出、三个 DPLL 和 APLL 的网络同步器 LMK5B33414 具有集成式 2.5GHz 体声波 VCO 的 14 路输出、三个 DPLL 和 APLL 网络同步器 LMK5C33216 适用于通过 BAW 进行无线通信且采用 JESD204B 的超低抖动时钟同步器 LMK5C33216A 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、两输入和 16 输出网络同步器
硬件开发
评估板
LMK04832EVM 适用于 LMK04832 符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器的评估模块 LMX2571EPEVM LMX2571-EP 1.34GHz 低功耗极端温度 RF 合成器评估模块 LMX2594PSEVM LMX2594 具有多器件相位同步的 15GHz 射频合成器评估模块 XMICR-3P-LMX2492 LMX2492 X-MWblock 评估模块 XMICR-3P-LMX2572 LMX2572 X-MWblock 评估模块 XMICR-3P-LMX2592 LMX2592 X-MWblock 评估模块 XMICR-3P-LMX2594 LMX2594 X-MWblock 评估模块 XMICR-3P-LMX2595 LMX2595 X-MWblock 评估模块
软件
应用软件和框架
TICSPRO-SW 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件
IDE、配置、编译器或调试器
CODELOADER CodeLoader 器件寄存器编程
支持软件
LMX9830-SW LMX9830 应用手册、软件和工具 LMX9838-SW LMX9838 应用手册、软件和工具
下载选项
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RHA) 40 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频