Ultra-low jitter single channel network synchronizer clock with BAW

返回页首

产品详细信息

参数

Function Clock network synchronizer Number of outputs 8 Number of Inputs 2 RMS jitter (fs) 50 Output frequency (Min) (MHz) 0.000001 Output frequency (Max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type LVDS, CML, LVPECL, HCSL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Operating temperature range (C) -40 to 85 open-in-new 查找其它 时钟抖动清除器和同步器

封装|引脚|尺寸

VQFN (RGZ) 48 49 mm² 7 x 7 open-in-new 查找其它 时钟抖动清除器和同步器

特性

  • One Digital Phase-Locked Loop (DPLL) With:
    • Hitless Switching: ±50-ps Phase Transient
    • Programmable Loop Bandwidth With Fastlock
    • Standards-Compliant Synchronization and Holdover Using a Low-Cost TCXO/OCXO
  • Two Analog Phase-Locked Loops (APLLs) With Industry-Leading Jitter Performance:
    • 50-fs RMS Jitter at 312.5 MHz (APLL1)
    • 125-fs RMS Jitter at 155.52 MHz (APLL2)
  • Two Reference Clock Inputs
    • Priority-Based Input Selection
    • Digital Holdover on Loss of Reference
  • Eight Clock Outputs with Programmable Drivers
    • Up to Six Different Output Frequencies
    • AC-LVDS, AC-CML, AC-LVPECL, HCSL, and 1.8-V LVCMOS Output Formats
  • EEPROM / ROM for Custom Clocks on Power-Up
  • Flexible Configuration Options
    • 1 Hz (1 PPS) to 800 MHz on Input and Output
    • XO/TCXO/OCXO Input: 10 to 100 MHz
    • DCO Mode: < 0.001 ppb/Step for Precise Clock Steering (IEEE 1588 PTP Slave)
    • Advanced Clock Monitoring and Status
    • I2C or SPI Interface
  • PSNR: –83 dBc (50-mVpp Noise on 3.3-V Supply)
  • 3.3-V Supply With 1.8-V, 2.5-V, or 3.3-V Outputs
  • Industrial Temperature Range: –40 °C to +85 °C

All trademarks are the property of their respective owners.

open-in-new 查找其它 时钟抖动清除器和同步器

描述

The LMK05318B is high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and superior hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The ultra-low jitter and high power supply noise rejection (PSNR) of the device can reduce bit error rates (BER) in high-speed serial links.

The device can generate output clocks with 50-fs RMS jitter using TI’s proprietary Bulk Acoustic Wave (BAW) VCO technology, independent of the jitter and frequency of the XO and reference inputs.

open-in-new 查找其它 时钟抖动清除器和同步器
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 8
类型 标题 下载最新的英文版本 日期
* 数据表 具有两个频域的 LMK05318B 超低抖动网络同步器时钟 数据表 2021年 1月 5日
用户指南 LMK05318B register manual 2020年 6月 4日
更多文献资料 LMK05318BEVM EU Declaration of Conformity (DoC) 2020年 6月 3日
应用手册 Clocking high-speed 56G PAM-4 serial links with LMK05318 2019年 2月 22日
应用手册 ITU-T G.8262 Compliance Test Result for: LMK05318 2019年 2月 22日
应用手册 Supported synchronization modes with LMK05318 2019年 2月 22日
白皮书 BAW Technology Enables Ultra-Low Jitter Network Synchronizer for Clocking Advanc 2019年 2月 17日
应用手册 Jitter Cleaning with LMK05318 2019年 1月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
399
说明
要开始使用此评估模块,请执行以下操作:
第 1 步:购买 EVM
第 2 步:根据用户指南设置默认跳线
第 3 步:下载 TICS Pro 并根据 EVM 快速入门说明操作

这是一款适用于 LMK05318B 网络同步器时钟器件的评估模块 (EVM)。
该 EVM 可在快速评估、合规性测试和系统原型设计中用作灵活的同步时钟源。SMA 端口可用于访问 LMK05318B 时钟输入和输出,以便连接到 50Ω 测试设备。该评估模块包含板载 XO (...)
特性
  • 一个具有可编程带宽的数字 PLL (DPLL) 和两个分数模拟 PLL (APLL),可实现灵活的时钟生成。
  • DPLL 的两个基准输入,可支持无中断切换和保持
  • 八个输出时钟,RMS 相位抖动为 50fs(12kHz 至 20MHz)
  • 通过片上 EEPROM 来存储自定义的启动时钟配置
  • 灵活的振荡器源:板载 XO 或外部 SMA 输入选项

软件开发

支持软件 下载
SNAC072AI.ZIP (61271 KB)

设计工具和仿真

仿真模型 下载
SNAM226.ZIP (137 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

CAD/CAE 符号

封装 引脚 下载
VQFN (RGZ) 48 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频