产品详细信息

Function Clock generator Number of outputs 4 Output frequency (Max) (MHz) 328.125 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type XTAL, LVCMOS, Differential Output type LVCMOS, LVDS, HCSL Operating temperature range (C) -40 to 105 TI functional safety category Functional Safety-Capable Features Pin programmable, Integrated EEPROM, Serial interface Rating Automotive
Function Clock generator Number of outputs 4 Output frequency (Max) (MHz) 328.125 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type XTAL, LVCMOS, Differential Output type LVCMOS, LVDS, HCSL Operating temperature range (C) -40 to 105 TI functional safety category Functional Safety-Capable Features Pin programmable, Integrated EEPROM, Serial interface Rating Automotive
VQFN (RGE) 24 16 mm² 4 x 4
  • 符合面向汽车应用的 AEC-Q100 标准
    • 温度等级 2:-40°C 至 +105°C
  • 提供功能安全
    • 可帮助进行功能安全系统设计的文档
  • 通过 RMS 抖动和杂散(12kHz – 20MHz,Fout > 100MHz)可将高性能、低功耗分数 N PLL 配置如下:
    • 整数模式:
      • 差分输出:典型值 350fs,最大值 600fs
      • LVCMOS 输出:典型值 1.05ps,最大值 1.5ps
    • 分数模式:
      • 差分输出:典型值 1.7ps,最大值 2.1ps
      • LVCMOS 输出:典型值 2.0ps,最大值 4.0ps
  • 支持有 SSC 的 PCIe Gen1/2/3/4 和无 SSC 的 Gen 1/2/3/4/5
  • 内部 VCO 频率范围为 2.335GHz 至 2.625GHz
  • 典型功耗:4 输出通道为 65mA,单输出通道为 23mA。
  • 通用时钟输入、两个用于提供冗余支持的基准输入
    • 差分交流耦合或 LVCMOS:10MHz 至 200MHz
    • 晶振:10MHz 至 50MHz
  • 灵活的输出时钟分配
    • 4 通道分频器:多达 5 个独特输出频率,范围为 24kHz 至 328.125MHz
    • OUT0 – OUT4 引脚具有类似 LVDS、LP-HCSL 或 LVCMOS 输出
    • 无毛刺输出分频器切换和输出通道同步
    • 通过 GPIO 和寄存器实现独立输出使能端
  • 频率裕量选项
    • DCO 模式:频率以 10ppb 或更小的阶跃幅度递增/递减
  • 完全集成的可配置环路带宽:100kHz 至 1.6MHz
  • 单电源或混合电源可进行电平转换:1.8V/2.5V/3.3V
  • 可配置 GPIO 和灵活配置选项
    • 兼容 I2C 的接口:频率高达 400kHz
    • 具有两个页面和外部选择引脚的集成 EEPROM。可现场编程。
  • 支持 100Ω 系统
  • 电磁辐射低
  • 小尺寸:24 引脚 VQFN (4mm × 4mm)
  • 符合面向汽车应用的 AEC-Q100 标准
    • 温度等级 2:-40°C 至 +105°C
  • 提供功能安全
    • 可帮助进行功能安全系统设计的文档
  • 通过 RMS 抖动和杂散(12kHz – 20MHz,Fout > 100MHz)可将高性能、低功耗分数 N PLL 配置如下:
    • 整数模式:
      • 差分输出:典型值 350fs,最大值 600fs
      • LVCMOS 输出:典型值 1.05ps,最大值 1.5ps
    • 分数模式:
      • 差分输出:典型值 1.7ps,最大值 2.1ps
      • LVCMOS 输出:典型值 2.0ps,最大值 4.0ps
  • 支持有 SSC 的 PCIe Gen1/2/3/4 和无 SSC 的 Gen 1/2/3/4/5
  • 内部 VCO 频率范围为 2.335GHz 至 2.625GHz
  • 典型功耗:4 输出通道为 65mA,单输出通道为 23mA。
  • 通用时钟输入、两个用于提供冗余支持的基准输入
    • 差分交流耦合或 LVCMOS:10MHz 至 200MHz
    • 晶振:10MHz 至 50MHz
  • 灵活的输出时钟分配
    • 4 通道分频器:多达 5 个独特输出频率,范围为 24kHz 至 328.125MHz
    • OUT0 – OUT4 引脚具有类似 LVDS、LP-HCSL 或 LVCMOS 输出
    • 无毛刺输出分频器切换和输出通道同步
    • 通过 GPIO 和寄存器实现独立输出使能端
  • 频率裕量选项
    • DCO 模式:频率以 10ppb 或更小的阶跃幅度递增/递减
  • 完全集成的可配置环路带宽:100kHz 至 1.6MHz
  • 单电源或混合电源可进行电平转换:1.8V/2.5V/3.3V
  • 可配置 GPIO 和灵活配置选项
    • 兼容 I2C 的接口:频率高达 400kHz
    • 具有两个页面和外部选择引脚的集成 EEPROM。可现场编程。
  • 支持 100Ω 系统
  • 电磁辐射低
  • 小尺寸:24 引脚 VQFN (4mm × 4mm)

CDCE6214-Q1 是一款 适合汽车应用的四通道、超低功耗、中级抖动时钟发生器,可生成五个在各种驱动器模式之间可选的独立时钟输出。输入源可以是单端或差分输入时钟源,也可以是晶振。 CDCE6214-Q1 具有一个分数 N PLL,可在任何输入频率下合成不相关的基础频率。 CDCE6214-Q1 可通过 I2C 接口进行配置。无串行接口时,可以在引脚模式下将 GPIO 引脚用于对产品进行独特配置。

CDCE6214-Q1 是一款 适合汽车应用的四通道、超低功耗、中级抖动时钟发生器,可生成五个在各种驱动器模式之间可选的独立时钟输出。输入源可以是单端或差分输入时钟源,也可以是晶振。 CDCE6214-Q1 具有一个分数 N PLL,可在任何输入频率下合成不相关的基础频率。 CDCE6214-Q1 可通过 I2C 接口进行配置。无串行接口时,可以在引脚模式下将 GPIO 引脚用于对产品进行独特配置。

下载

技术文档

star = 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 11
类型 项目标题 下载最新的英语版本 日期
* 数据表 具有一个 PLL、四个差分输出、两个输入和内部 EEPROM 的 CDCE6214-Q1 超低功耗时钟发生器 数据表 (Rev. B) 下载英文版本 (Rev.B) 2021年 11月 30日
功能安全信息 CDCE6214-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA 2021年 4月 15日
技术文章 Optimizing eAVB for automotive applications using clock generators 2020年 5月 8日
证书 CDCE6214-Q1EVM Declaration of Conformity (DoC) 2020年 4月 28日
应用手册 Frequency Margining and eAVB System Design With CDCE6214-Q1 2020年 4月 2日
应用手册 CDCE6214-Q1 Crystal Design 2019年 12月 9日
用户指南 CDCE6214-Q1 Registers (Rev. B) 2019年 11月 27日
用户指南 CDCE6214-Q1EVM User's Guide (Rev. A) 2019年 11月 27日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
技术文章 Clocking sampled systems to minimize jitter 2014年 7月 31日
技术文章 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

ADC3541EVM — 适用于具有 10MSPS 采样率、14 位超低功耗、高 SNR 的 ADC 的 ADC3541 评估模块

ADC3541 评估模块 (EVM) 是一个展示超低功耗、高线性 ADC3541 产品性能的平台。借助板载电压调节和灵活的模拟输入选项,可轻松评估多种不同的应用。

不仅可通过 FMC 连接器连接 TSW1400EVM(单独出售),还能轻松评估并行和串行 CMOS 接口的数据捕获(高达 512MB),包括实时抽取和复杂抽取模式。

现货
数量限制: 3
评估板

ADC3643EVM — ADC3643 双路、14 位、1MSPS 至 65MSPS、低噪声、超低功耗 ADC 评估模块

ADC3643 评估模块 (EVM) 展示了 ADC3643 的性能,后者是一款超低功耗、高线性度模数转换器 (ADC)。借助板载电压调节和灵活的模拟输入选项,可轻松评估多种不同的应用。

对于完整的评估系统,可使用 TSW1400EVM 数据采集卡(单独出售)和高速数据转换器专业软件 (DATACONVERTERPRO-SW)。通过 FPGA 夹层卡 (FMC) 连接器连接 TSW1400EVM 时,可评估串行 CMOS 接口的数据捕获(高达 512MB),包括实时抽取和复杂抽取模式。

现货
数量限制: 3
评估板

ADC3660EVM — ADC3660 双路、16 位、0.5MSPS 至 65MSPS、低噪声、超低功耗 ADC 评估模块

ADC3660 评估模块 (EVM) 展示了 ADC3660 的性能,后者是一款超低功耗、高线性度模数转换器 (ADC)。借助板载电压调节和灵活的模拟输入选项,可轻松评估多种不同的应用。

对于完整的评估系统,可使用 TSW1400EVM 数据采集卡(单独出售)和高速数据转换器专业软件 (DATACONVERTERPRO-SW)。通过 FPGA 夹层卡 (FMC) 连接器连接 TSW1400EVM 时,可评估串行 CMOS 接口的数据捕获(高达 512MB),包括实时抽取和复杂抽取模式。

现货
数量限制: 3
评估板

ADC3683EVM — ADC3683 双通道 18 位 65MSPS 低噪声、超低功耗 ADC 评估模块

ADC3683 评估模块 (EVM) 是一个展示超低功耗、高线性 ADC3683 性能的平台。借助板载电压调节和灵活的模拟输入选项,可轻松评估多种不同的应用。

对于完整的评估系统,可使用 TSW1400EVM 数据采集卡(单独出售)和高速数据转换器专业软件 (DATACONVERTERPRO-SW)。通过 FPGA 夹层卡 (FMC) 连接器连接 TSW1400EVM 时,可评估串行 CMOS 接口的数据捕获(高达 512MB),包括实时抽取和复杂抽取模式。

现货
数量限制: 3
评估板

CDCE6214-Q1EVM — CDCE6214-Q1EVM

The CDCE6214-Q1 evalution module (EVM) is an evaluation platform for the CDCE6214-Q1 ultra-low power clock generator. This
evaluation module provides an USB-based interface to access the I2C bus to communicate with the CDCE6214-Q1. Pin control mode can set the device in a specific operation
现货
数量限制: 2
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件

TICS 专业版软件用于对 CDC、LMK 和 LMX 的 EVM 进行编程。这些器件包含 PLL+VCO、合成器和时钟器件。
仿真模型

CDCE6214-Q1 IBIS Model

SNAM233.ZIP (251 KB) - IBIS Model
仿真工具

PSPICE-FOR-TI — PSPICE® for TI design and simulation tool

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
封装 引脚数 下载
VQFN (RGE) 24 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频