产品详情

Number of outputs 8 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
Number of outputs 8 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
VQFN (RHA) 40 36 mm² 6 x 6
  • 具有 2 路输入和 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列
  • 输出频率最高可达 2GHz
  • 通过硬件引脚实现启用/禁用独立输出
  • 电源电压:1.8V/2.5V/3.3V ± 5%
  • 低附加抖动:156.25MHz 下小于 12kHz 至 20MHz 范围内的 60fs rms 最大值
    • 超低相位本底噪声:-164dBc/Hz(典型值)

  • 超低传播延迟:< 575ps(最大值)

  • 输出偏斜:20ps(最大值)

  • 失效防护输入
  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
  • LVDS 基准电压 (V AC_REF) 适用于容性耦合输入
  • 工业温度范围:–40°C 至 105°C
  • 可用封装:
    • 6mm × 6mm 40 引脚 VQFN (RHA)
  • 具有 2 路输入和 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列
  • 输出频率最高可达 2GHz
  • 通过硬件引脚实现启用/禁用独立输出
  • 电源电压:1.8V/2.5V/3.3V ± 5%
  • 低附加抖动:156.25MHz 下小于 12kHz 至 20MHz 范围内的 60fs rms 最大值
    • 超低相位本底噪声:-164dBc/Hz(典型值)

  • 超低传播延迟:< 575ps(最大值)

  • 输出偏斜:20ps(最大值)

  • 失效防护输入
  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
  • LVDS 基准电压 (V AC_REF) 适用于容性耦合输入
  • 工业温度范围:–40°C 至 105°C
  • 可用封装:
    • 6mm × 6mm 40 引脚 VQFN (RHA)

LMK1D1208P 时钟缓冲器将两个中的任何一个可选时钟输入(IN0 和 IN1)分配给 8 对差分 LVDS 时钟输出(OUT0 至 OUT7),通过超小延迟实现时钟分配。输入可以为 LVDS、LVPECL、LVCMOS、HCSL 或 CML。

LMK1D1208P 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅)。IN_SEL 引脚用于选择要发送到输出的输入。该器件支持失效防护输入功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

各个 LVDS 差分输出均可通过将对应的 OEx 引脚设置为逻辑高电平“1”来实现。如果此引脚设置为逻辑低电平“0”,输出将被禁用,呈现高阻态,从而降低功耗。

该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作,额定温度范围是 –40°C 至 105°C(环境温度)。

LMK1D1208P 时钟缓冲器将两个中的任何一个可选时钟输入(IN0 和 IN1)分配给 8 对差分 LVDS 时钟输出(OUT0 至 OUT7),通过超小延迟实现时钟分配。输入可以为 LVDS、LVPECL、LVCMOS、HCSL 或 CML。

LMK1D1208P 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅)。IN_SEL 引脚用于选择要发送到输出的输入。该器件支持失效防护输入功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

各个 LVDS 差分输出均可通过将对应的 OEx 引脚设置为逻辑高电平“1”来实现。如果此引脚设置为逻辑低电平“0”,输出将被禁用,呈现高阻态,从而降低功耗。

该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作,额定温度范围是 –40°C 至 105°C(环境温度)。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 LMK1D1208P 引脚控制型 OE 低附加抖动 LVDS 缓冲器 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2023年 6月 23日

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频