产品详细信息

Function Clock buffer, Differential Additive RMS jitter (Typ) (fs) 50 Output frequency (Max) (MHz) 2000 Number of outputs 8 Output supply voltage (V) 1.8, 2.5, 3.3 Core supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Features 2:8 fanout, Universal inputs, Individual output enable control, Pin control Operating temperature range (C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
Function Clock buffer, Differential Additive RMS jitter (Typ) (fs) 50 Output frequency (Max) (MHz) 2000 Number of outputs 8 Output supply voltage (V) 1.8, 2.5, 3.3 Core supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Features 2:8 fanout, Universal inputs, Individual output enable control, Pin control Operating temperature range (C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
VQFN (RHA) 40 36 mm² 6 x 6
  • 具有 2 路输入和 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列
  • 输出频率最高可达 2GHz
  • 通过硬件引脚实现启用/禁用独立输出
  • 电源电压:1.8V/2.5V/3.3V ± 5%
  • 低附加抖动:156.25MHz 下小于 12kHz 至 20MHz 范围内的 60fs rms 最大值
    • 超低相位本底噪声:-164dBc/Hz(典型值)

  • 超低传播延迟:< 575ps(最大值)

  • 输出延迟:20ps(最大值)

  • 失效防护输入

  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业温度范围:–40°C 至 105°C
  • 可用封装:
    • 6mm × 6mm 40 引脚 VQFN (RHA)
  • 具有 2 路输入和 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列
  • 输出频率最高可达 2GHz
  • 通过硬件引脚实现启用/禁用独立输出
  • 电源电压:1.8V/2.5V/3.3V ± 5%
  • 低附加抖动:156.25MHz 下小于 12kHz 至 20MHz 范围内的 60fs rms 最大值
    • 超低相位本底噪声:-164dBc/Hz(典型值)

  • 超低传播延迟:< 575ps(最大值)

  • 输出延迟:20ps(最大值)

  • 失效防护输入

  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业温度范围:–40°C 至 105°C
  • 可用封装:
    • 6mm × 6mm 40 引脚 VQFN (RHA)

LMK1D1208P 时钟缓冲器将两个中的任何一个可选时钟输入(IN0 和 IN1)分配给 8 对差分 LVDS 时钟输出(OUT0 至 OUT7),通过超小延迟实现时钟分配。输入可以为 LVDS、LVPECL、LVCMOS、HCSL 或 CML。

LMK1D1208P 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅Figure 8-6)。IN_SEL 引脚用于选择要发送到输出的输入。该器件支持失效防护输入功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

各个 LVDS 差分输出均可通过将对应的 OEx 引脚设置为逻辑高电平“1”来实现。如果此引脚设置为逻辑低电平“0”,输出将被禁用,呈现高阻态,从而降低功耗。

该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作,额定温度范围是 –40°C 至 105°C(环境温度)。

LMK1D1208P 时钟缓冲器将两个中的任何一个可选时钟输入(IN0 和 IN1)分配给 8 对差分 LVDS 时钟输出(OUT0 至 OUT7),通过超小延迟实现时钟分配。输入可以为 LVDS、LVPECL、LVCMOS、HCSL 或 CML。

LMK1D1208P 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅Figure 8-6)。IN_SEL 引脚用于选择要发送到输出的输入。该器件支持失效防护输入功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

各个 LVDS 差分输出均可通过将对应的 OEx 引脚设置为逻辑高电平“1”来实现。如果此引脚设置为逻辑低电平“0”,输出将被禁用,呈现高阻态,从而降低功耗。

该器件可在 1.8V、2.5V 或 3.3V 电源环境下工作,额定温度范围是 –40°C 至 105°C(环境温度)。

下载

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 1
类型 项目标题 下载最新的英语版本 日期
* 数据表 LMK1D1208P 引脚控制型 OE 低附加抖动 LVDS 缓冲器 数据表 PDF | HTML 下载英文版本 PDF | HTML 2021年 6月 23日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

LMK1D1212EVM — 适用于 LMK1D1212 低抖动 2:12 LVDS 扇出缓冲器的评估模块

LMK1D1212 是一款高性能、低附加抖动的 LVDS 时钟缓冲器,具有两个差分输入和 12 个 LVDS 输出。该评估模块 (EVM) 设计为演示 LMK1D1212 的电气性能。此 EVM 还可用于评估 LMK1Dxxxx 系列中的其他 40 引脚器件。为了实现出色性能,LMK1D1212EVM 配备了 50Ω SMA 连接器和阻抗控制 50Ω 微带传输线。
用户指南: PDF | HTML
TI.com 無法提供
仿真模型

LMK1DX IBIS Model (Rev. A)

SNAM251A.ZIP (55 KB) - IBIS Model
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚数 下载
VQFN (RHA) 40 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频