LMK6B
- 卓越的低抖动性能:
- 9.3fs 典型差分 RMS 抖动(625MHz HS-LVDS,4MHz 一阶高通滤波器,12kHz 至 20MHz)
- 19.7fs 典型差分 RMS 抖动(312.5MHz AC-LVPECL,4MHz 一阶高通滤波器,12kHz 至 20MHz)
- 16fs 典型 RMS 抖动(2500MHz AC-LVPECL 输出,12kHz 至 20MHz)
- 18fs 典型、35fs 最大 RMS 抖动(625MHz AC-LVPECL 输出,12kHz 至 20MHz)
- 28fs 典型 RMS 抖动(312.5MHz AC-LVPECL 输出,12kHz 至 20MHz)
- 优异的 PSRR 性能(纹波频率 > 10kHz,50mV 电源纹波,0.1µF 去耦电容器):
- 在 156.25MHz LP-HCSL 输出下,杂散 < -95dBc
- 在 312.5MHz LVDS 输出下,杂散 < -80dBc
- 输出频率:
- 初始可提供的频率:100、125、156.25、312.5、625、1250、2500MHz 等
- 预发布型号,请联系 TI:322.265625、390.625、425、496、603.2291、804.305467、2343.75、2400、2412.91636、2457.6、2480、2550、2578.125MHz
- 可根据要求提供其他固定频率
- 支持第 1 代至第 7 代 PCIe
- 输出格式:
- LVDS、HS-LVDS、AC-LVPECL、自定义摆幅:50MHz 至 2500MHz
- LP-HCSL:50MHz 至 625MHz
- ±25ppm 总频率稳定度(包含所有因素,25°C 板温下老化 10 年)
- ±7ppm 温度变化(-40°C 至 105°C)
- 预发布型号,请联系 TI:±20ppm 总频率稳定度(包含所有因素,85°C 板温下老化 10 年)
- 91mA 最大电流消耗(AC-LVPECL、自定义摆幅、LVDS、HS-LVDS)
- 85mA 最大电流消耗 (LP-HCSL)
- 2.5V/3.3V 电源(2.375V 至 3.465V)
- 业界标准 6 引脚封装:
- 2.0mm × 1.6mm(带可润湿侧翼)
- 预发布型号,请联系 TI:2.5mm × 2.0mm、3.2mm × 2.5mm
- -40°C 至 105°C PCB 温度范围
LMK6Bx 器件是一款超低抖动、固定频率振荡器,可在 625MHz 频率下实现 9.3fs 的抖动性能。该器件采用 BAW 作为谐振源。器件在出厂时根据特定的工作模式进行编程,包括频率、输出类型、功能引脚和频率稳定性。
凭借高性能时钟、机械稳定性、灵活性和小型封装选项,此器件非常适用于电信、数据以及企业网络和工业应用中使用的高速 SerDes 内的参考时钟和核心时钟。
技术文档
未找到结果。请清除搜索并重试。
查看全部 3 | 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK6B 9.3fs 超低抖动,高性能差分振荡器 数据表 | PDF | HTML | 2026年 3月 11日 | ||
| 应用手册 | LMK6B:利用业界领先的超低抖动 BAW 振荡器颠覆光学模块 性能 | PDF | HTML | 2026年 3月 30日 | |||
| 应用手册 | 使用 LMK6Bx BAW 振荡器为 TI 时钟缓冲器提供时钟 | PDF | HTML | 2026年 3月 30日 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估模块 (EVM) 用 GUI
LMK6B test chip does not include e-fuse for frequency configuration. TICS Pro 2 profile for LMK6B test chip allows programming the test chip to arbitrary frequencies.
设计工具
PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
支持的产品和硬件
模拟工具
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VSON (DLR) | 6 | Ultra Librarian |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。