产品详细信息

Function Dual-loop PLL Number of outputs 16 RMS jitter (fs) 65 Output frequency (Min) (MHz) 0.03 Output frequency (Max) (MHz) 2000 Input type LVCMOS, LVDS, LVPECL Output type LVDS, LVPECL Supply voltage (Min) (V) 1.7 Supply voltage (Max) (V) 3.465 Features JESD204B Operating temperature range (C) -40 to 85
Function Dual-loop PLL Number of outputs 16 RMS jitter (fs) 65 Output frequency (Min) (MHz) 0.03 Output frequency (Max) (MHz) 2000 Input type LVCMOS, LVDS, LVPECL Output type LVDS, LVPECL Supply voltage (Min) (V) 1.7 Supply voltage (Max) (V) 3.465 Features JESD204B Operating temperature range (C) -40 to 85
NFBGA (ZCR) 144 100 mm² 10 x 10
  • 双环路 PLL 架构
  • 超低噪声(10kHz 至 20MHz):
    • 1966.08MHz 频率下 48fs RMS 抖动
    • 983.04MHz 频率下 50fs RMS 抖动
    • 122.88MHz 频率下 61fs RMS 抖动
  • 122.88MHz 时具有 –165dBc/Hz 本底噪声
  • JESD204B 支持
    • 一次性、脉冲和连续 SYSREF
  • 16 个差动输出时钟(处于 8 个频率组中)
    • 介于 700mVpp 和 1600mVpp 之间的可编程输出摆幅
    • 每个输出对可配置为 SYSREF 时钟输出
    • 16 位通道分频器
    • 最小 SYSREF 频率为 25kHz
    • 最大输出频率为 2GHz
    • 精密数字延迟,动态可调
      • 数字延迟 (DDLY) ½ × 时钟分配路径频率(最大 2GHz)
    • 60ps 步长模拟延迟
    • 50% 占空比输出分配,1 至 65535
      (偶数和奇数)
  • 4 个基准输入
    • 输入丢失时采用保持模式
    • 自动和手动切换模式
    • 信号损失 (LOS) 检测
  • 在 16 个有源输出下的典型功耗为 1.05W
  • 通常由 1.8V(输出、输入)和 3.3V 电源(数字、PLL1、PLL2_OSC、PLL2 内核)供电
  • 完全集成的可编程环路滤波器
  • PLL2
    • PLL2 相位检测器频率高达 250MHz
    • OSCin 倍频器
    • 集成式低噪声 VCO
  • 内部功率调节:优于 –80dBc PSRR(在 VDDO 上)(对于 122.88MHz 差动输出)
  • 3 线制或 4 线制 SPI 接口(4 线制为默认设置)
  • –40ºC 至 +85ºC 工业环境温度
  • 支持 105ºC PCB 温度(在散热焊盘上测量)
  • LMK04616:10mm × 10mm NFBGA-144 封装,间距为 0.8mm
  • 双环路 PLL 架构
  • 超低噪声(10kHz 至 20MHz):
    • 1966.08MHz 频率下 48fs RMS 抖动
    • 983.04MHz 频率下 50fs RMS 抖动
    • 122.88MHz 频率下 61fs RMS 抖动
  • 122.88MHz 时具有 –165dBc/Hz 本底噪声
  • JESD204B 支持
    • 一次性、脉冲和连续 SYSREF
  • 16 个差动输出时钟(处于 8 个频率组中)
    • 介于 700mVpp 和 1600mVpp 之间的可编程输出摆幅
    • 每个输出对可配置为 SYSREF 时钟输出
    • 16 位通道分频器
    • 最小 SYSREF 频率为 25kHz
    • 最大输出频率为 2GHz
    • 精密数字延迟,动态可调
      • 数字延迟 (DDLY) ½ × 时钟分配路径频率(最大 2GHz)
    • 60ps 步长模拟延迟
    • 50% 占空比输出分配,1 至 65535
      (偶数和奇数)
  • 4 个基准输入
    • 输入丢失时采用保持模式
    • 自动和手动切换模式
    • 信号损失 (LOS) 检测
  • 在 16 个有源输出下的典型功耗为 1.05W
  • 通常由 1.8V(输出、输入)和 3.3V 电源(数字、PLL1、PLL2_OSC、PLL2 内核)供电
  • 完全集成的可编程环路滤波器
  • PLL2
    • PLL2 相位检测器频率高达 250MHz
    • OSCin 倍频器
    • 集成式低噪声 VCO
  • 内部功率调节:优于 –80dBc PSRR(在 VDDO 上)(对于 122.88MHz 差动输出)
  • 3 线制或 4 线制 SPI 接口(4 线制为默认设置)
  • –40ºC 至 +85ºC 工业环境温度
  • 支持 105ºC PCB 温度(在散热焊盘上测量)
  • LMK04616:10mm × 10mm NFBGA-144 封装,间距为 0.8mm

LMK0461x 器件系列具有业界性能最高且功耗最低的抖动清除器,支持 JESD204B 接口。可以配置 16 个时钟输出以驱动 8 个 JESD204B 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。可以配置第 17 个输出,以提供来自 PLL2 的信号或来自外部 VCXO 的副本。

完全 集成的 PLL1 和 PLL2 环路滤波器、大量的集成 LDO、数字和模拟延迟、提供 3.3V、2.5V 和 1.8V 输出的灵活性以及同时生成多个 SYSREF 域的灵活性等特性使得该器件易于使用。

可以为传统计时 系统 配置 17 个输出中的每一个,不限于 JESD204B 应用。

LMK0461x 器件系列具有业界性能最高且功耗最低的抖动清除器,支持 JESD204B 接口。可以配置 16 个时钟输出以驱动 8 个 JESD204B 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。可以配置第 17 个输出,以提供来自 PLL2 的信号或来自外部 VCXO 的副本。

完全 集成的 PLL1 和 PLL2 环路滤波器、大量的集成 LDO、数字和模拟延迟、提供 3.3V、2.5V 和 1.8V 输出的灵活性以及同时生成多个 SYSREF 域的灵活性等特性使得该器件易于使用。

可以为传统计时 系统 配置 17 个输出中的每一个,不限于 JESD204B 应用。

下载

技术文档

star = 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 5
类型 项目标题 下载最新的英语版本 日期
* 数据表 具有双环路 PLL 且符合 JESD204B 标准的 LMK04616 超低噪声和低功耗时钟抖动消除器 数据表 (Rev. B) PDF | HTML 下载英文版本 (Rev.B) PDF | HTML 11 Nov 2019
应用手册 JESD204B multi-device synchronization using LMK0461x 16 Aug 2017
应用手册 LMK0461x Phase Noise Performance With DC-DC Converters (Rev. B) 20 Jul 2017
应用手册 SDPLL for LMK046xx Family 15 May 2017
用户指南 LMK04616 Evaluation Board 28 Mar 2017

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

LMK04616EVM — LMK04616 评估模块

LMK04616EVM 具有 LMK04616 符合 JESD204B 标准的超低噪声和低功耗双环路抖动清除器。凭借 16 路输出运行时仅为 1200mW 的功耗,LMK04616 使用低噪声 VCXO 模块支持 65fs 的抖动(12kHz 至 20MHz)。集成 LDO 可提供高 PSRR,支持使用直流/直流转换器。
TI.com 無法提供
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
仿真模型

LMK0461X IBIS Model LMK0461X IBIS Model

模拟工具

PSPICE-FOR-TI 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
设计工具

CLOCK-TREE-ARCHITECT 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
封装 引脚数 下载
NFBGA (ZCR) 144 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频