LMK00306
- 3:1 输入多路复用器
- 两个通用输入运行频率高达 3.1GHz,并且接受低电压正射极耦合逻辑 (LVPECL),低压差分信令 (LVDS),电流模式逻辑 (CML),短截线串联端接逻辑 (SSTL), 高速收发器逻辑 (HSTL),主机时钟信号电平 (HCSL) 或单端时钟
- 一个晶振输入可接受 10 至 40MHz 的晶振或单端使能时钟
- 两组差分输出,每组 3 个
- LVPECL,LVDS,HCSL 或高阻抗 (Hi-Z)(每个组可选)
- LMK03806 时钟源为 156.25MHz 时,LVPECL 附加抖动:
- 20fs RMS(10kHz 至 1MHz)
- 51fs RMS(12kHz 至 20MHz)
- 高电源抑制比 (PSRR):156.25MHz 时为 -65/-76dBc (LVPECL/LVDS)
- 具有同步使能驶入的 LVCMOS 输出
- 由引脚控制的配置
- VCC内核电源:3.3V ± 5%
- 3 个独立的 VCCO输出电源:3.3V/2.5V ± 5%
- 工业温度范围:-40°C 至 +85°C
- 36 接线超薄型四方扁平无引线 (WQFN) 封装 (6mm x 6mm)
应用
- 针对模数转换器 (ADC),数模转换器 (DAC),多千兆以太网,XAUI,光纤通道,SATA/SAS,SONET/SDH,通用公共无线接口 (CPRI),高频背板的时钟分配和电平转换
- 交换机、路由器、线路接口卡、定时卡
- 服务器,计算,PCI Express (PCIe 3.0)
- 射频拉远单元和基站单元
All trademarks are the property of their respective owners. All trademarks are the property of their respective owners.
LMK00306 是一款 3GHz、6 路输出差动扇出缓冲器,用于高频、低抖动时钟/数据分配和电平转换。可从两个通用输入或一个晶振输入中选择输入时钟。所选择的的输入时钟被分配到两组输出,每组输出包含 3 个差分输出和 1 个 LVCMOS 输出。两个差分输出组可被独立配置为 LVPECL,LVDS 或 HCSL 驱动器,或者被禁用。LVCMOS 输出具有用于在启用或禁用时实现无短脉冲运行的同步使能输入。LMK00306 由一个 3.3V 内核电源和 3 个独立的 3.3V/2.5V 输出电源供电运行。
LMK00306 具有高性能、多用途和电源效率特性,这使得它成为替代固定输出缓冲器器件的理想选择,同时还能增加系统中的时序余裕。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK00306 3GHz 6 路输出超低附加抖动差动时钟缓冲器/电平转换器 数据表 (Rev. D) | PDF | HTML | 英语版 (Rev.D) | PDF | HTML | 2016-5-4 |
| 应用手册 | 使用时钟缓冲器进行正弦波-方波转换 | PDF | HTML | 英语版 | PDF | HTML | 2024-9-4 | |
| 应用手册 | PCIe 应用的时钟 | PDF | HTML | 英语版 | PDF | HTML | 2023-11-29 | |
| 应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021-6-10 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
LMK00306EVM — LMK00306 评估板
The LMK00306 Evaluation Board allows functional and performance verification of the LMK00306 high-performance 6-output differential clock buffer device.
CLOCKDESIGNTOOL — Clock Design Tool Software
时钟设计工具软件可帮助选择器件、设计环路滤波器,并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率(可选)后,该工具就会提供能够满足指定要求的 TI 器件、分频器值,并推荐能够尽可能减少抖动的环路滤波器。
CLOCKDESIGNTOOL 教程视频
我要使用哪一个软件?
产品 | 环路滤波器和器件配置 + 仿真 | 模拟工具 | 器件寄存器编程 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 时钟设计工具 | ||
LMK 抖动清除器和分配器 |
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具,允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真,其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (NJK) | 36 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。