返回页首

产品详细信息

参数

Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 150 Output frequency (Min) (MHz) 1.00E-06 Output frequency (Max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Output type LVDS, CML, LVPECL, HCSL, LVCMOS Supply voltage (Min) (V) 3.3 Supply voltage (Max) (V) 3.6 Features Integrated EEPROM, I2C, SPI, Pin programmable Operating temperature range (C) -40 to 85 open-in-new 查找其它 时钟抖动清除器和同步器

封装|引脚|尺寸

VQFN (RGC) 64 81 mm² 9 x 9 open-in-new 查找其它 时钟抖动清除器和同步器

特性

  • 两个独立 PLL 通道具有如下特性:
    • 输出 ≥ 100MHz 时,抖动为 150fs RMS
    • 频率为 122.88MHz 时,在 100Hz 偏移频率处的相位噪声为 –112dBc/Hz
    • 无中断切换:50ps 相位瞬态(采用相位抑制)
    • 具有快速锁定功能的可编程环路带宽
    • 使用低成本 TCXO/OCXO 实现符合标准的同步和保持模式
    • 任何输入到任何输出频率转换
  • 四个参考时钟输入
    • 基于优先级的输入选择
    • 在缺失参考时实现数字保持
  • 具有可编程驱动器的八个时钟输出
    • 多达 6 个不同的输出频率
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V 或 2.5V LVCMOS 输出格式
  • 加电后自定义时钟的 EEPROM/ROM(2)
  • 灵活的配置选项
    • 输入和输出为 1Hz (1PPS) 至 750MHz
    • XO:10MHz 至 100MHz,TCXO:10MHz 至 54MHz
    • DCO 模式:步长 < 1ppt,可实现精确的频率和相位控制(IEEE 1588 从运行)
    • 零延迟,可实现确定性相位偏移
    • 稳健的时钟监控和状态
    • I2C 或 SPI 接口
  • 出色的电源噪声抑制 (PSNR) 性能
  • 3.3V 电源,提供 1.8V、2.5V 或 3.3V 输出
  • 工业温度范围:-40°C 至 +85°C

All trademarks are the property of their respective owners.

open-in-new 查找其它 时钟抖动清除器和同步器

描述

LMK05028 是一款高性能网络同步器时钟器件,提供抖动消除、时钟生成、高级时钟监控和卓越的无中断切换性能,可满足通信基础设施和工业应用的严格时序 要求。该器件具有低抖动和高 PSNR 性能,可降低高速串行链路中的误码率 (BER)。

该器件具有两个 PLL 通道,最多可生成八个输出时钟(抖动低至 150fs RMS)。每个 PLL 域可从任意四个基准输入中进行选择,以实现输出同步。

每个 PLL 通道支持实现抖动和漂移衰减的可编程环路带宽,同时支持能够实现灵活频率配置的分频率转换。每个 PLL 通道支持的同步选项包括采用相位消除的无中断切换、数字保持、步长 <1ppt 可实现精确时钟控制(IEEE 1588 PTP 从运行)的 DCO 模式,以及用于实现确定性输入到输出相位偏移的零延迟模式。先进的基准输入监控块可确保稳健的时钟故障检测并在发生基准缺失 (LOR) 时帮助将输出时钟干扰降至最低。

该器件可使用低频 TCXO/OCXO 实现自由运行型或保持型频率稳定性,从而在 LOR 期间确保同步符合标准;此外,在保持型频率稳定性和漂移不重要时,该器件也可使用标准 XO。该器件可通过 I2C 或 SPI 接口实现完全编程,在通电后支持通过内部 EEPROM 或 ROM 进行自定义频率配置。EEPROM 可厂家预编程并且可在系统内编程。

open-in-new 查找其它 时钟抖动清除器和同步器
下载

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 7
类型 标题 下载最新的英文版本 日期
* 数据表 具有 EEPROM 的 LMK05028 低抖动双通道网络同步器时钟 数据表 (Rev. A) 下载英文版本 (Rev.A) 2019年 2月 22日
第三方文档 Intel® Stratix® 10 SX SoC Development Kit User Guide 2019年 4月 12日
技术文章 How to achieve network synchronization clocks with TI digital PLLs 2018年 6月 21日
应用手册 TI Digital PLL Value Adds in Communication and Industrial Applications 2018年 4月 12日
用户指南 LMK05028 Programming Guide 2018年 4月 10日
应用手册 LMK05028 SyncE Compliance Test Report 2018年 4月 10日
用户指南 LMK05028EVM User's Guide 2018年 1月 19日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
399
说明

LMK05028EVM 是 LMK05028 网络时钟发生器和同步器的评估模块。该 EVM 可用于器件评估、合规性测试和系统原型设计。
LMK05028 集成了两个具有可编程带宽的数字锁相环 (DPLL),用于实现输入的漂移和抖动衰减。该 EVM 包括针对时钟输入、振荡器输入和时钟输出的 SMA 连接器,以便连接到 50Ω 测试设备。通过板载 XO 和 TCXO (...)

特性
  • 两个具有可编程带宽的 DPLL 以及用于实现频率转换的模拟 PLL
  • 4 个时钟输入,可支持无中断切换和保持
  • 8 个差分输出时钟或 16 个 LVCMOS 输出时钟,或者二者的组合
  • 通过片上 EEPROM 来支持自定义的启动时钟配置
  • 灵活的振荡器选项:板载 XO 和 TCXO 或外部 SMA 输入
  • USB MCU 接口,用于通过 TICS Pro GUI 进行 I2C/SPI 和 GPIO 引脚控制

软件开发

应用软件和框架 下载
德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件
TICSPRO-SW TICS 专业版软件用于对 CDC、LMK 和 LMX 的 EVM 进行编程。这些器件包含 PLL+VCO、合成器和时钟器件。
特性
  • 通过 USB2ANY 或板载 USB 接口对 EVM 进行编程。
  • 导出编程配置以在终端应用中使用。
支持软件 下载
SNAC072AI.ZIP (61271 KB)

设计工具和仿真

仿真模型 下载
SNAM222.ZIP (213 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
设计工具 下载
Clock tree architect programming software
CLOCK-TREE-ARCHITECT 时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
特性
  • 接受客户特定的设计要求,如输入频率、输出频率、时钟格式和时钟计数
  • 在生成时钟树时考虑各种高级规范,如本底噪声和相位确定性要求
  • 提供清晰且直观的方框图
  • 评估每个产品和系统的关键性能指标(面积、价格、抖动和功率)
  • 生成设计报告(带有指向数据表、培训材料和软件工具的快速链接),以供将来参考

CAD/CAE 符号

封装 引脚 下载
VQFN (RGC) 64 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频