产品详情

Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 150 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.3 Supply voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Number of input channels 4
Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 150 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.3 Supply voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Number of input channels 4
VQFN (RGC) 64 81 mm² 9 x 9
  • 两个独立 PLL 通道,特性为:
    • 抖动:输出 ≥ 100MHz 时,150fs RMS
    • 相位噪声:-112dBc/Hz(对于 122.88MHz、100Hz 偏移)
    • 无中断切换:具有相位抵消功能的 50ps 相位瞬态
    • 具有快速锁定功能的可编程环路带宽
    • 使用低成本 TCXO/OCXO 实现符合标准的同步和保持模式
    • 任何输入到任何输出的频率转换
  • 四个基准时钟输入
    • 基于优先级的输入选择
    • 在缺失基准时实现数字保持
  • 具有可编程驱动器的八个时钟输出
    • 多达六个不同的输出频率
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V 或 2.5V LVCMOS 输出格式
  • 加电后自定义时钟的 EEPROM/ROM
  • 灵活的配置选项
    • 输入和输出高达 750MHz
    • XO:10MHz 至 100MHz,TCXO:10MHz 至 54MHz
    • DCO 模式:步长 < 1ppt,可实现精确的频率和相位调节(IEEE 1588 从运行)
    • 零延迟,可实现确定性相位偏移
    • 稳健的时钟监控和状态
    • I2C 或 SPI 接口
  • 出色的电源噪声抑制 (PSNR) 性能
  • 具有 1.8V、2.5V 或 3.3V 输出的 3.3V 电源
  • 工业温度范围:-40°C 至 +85°C
  • 两个独立 PLL 通道,特性为:
    • 抖动:输出 ≥ 100MHz 时,150fs RMS
    • 相位噪声:-112dBc/Hz(对于 122.88MHz、100Hz 偏移)
    • 无中断切换:具有相位抵消功能的 50ps 相位瞬态
    • 具有快速锁定功能的可编程环路带宽
    • 使用低成本 TCXO/OCXO 实现符合标准的同步和保持模式
    • 任何输入到任何输出的频率转换
  • 四个基准时钟输入
    • 基于优先级的输入选择
    • 在缺失基准时实现数字保持
  • 具有可编程驱动器的八个时钟输出
    • 多达六个不同的输出频率
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V 或 2.5V LVCMOS 输出格式
  • 加电后自定义时钟的 EEPROM/ROM
  • 灵活的配置选项
    • 输入和输出高达 750MHz
    • XO:10MHz 至 100MHz,TCXO:10MHz 至 54MHz
    • DCO 模式:步长 < 1ppt,可实现精确的频率和相位调节(IEEE 1588 从运行)
    • 零延迟,可实现确定性相位偏移
    • 稳健的时钟监控和状态
    • I2C 或 SPI 接口
  • 出色的电源噪声抑制 (PSNR) 性能
  • 具有 1.8V、2.5V 或 3.3V 输出的 3.3V 电源
  • 工业温度范围:-40°C 至 +85°C

LMK05028 是一款高性能网络同步器时钟器件,提供抖动消除、时钟生成、高级时钟监控和优秀的无中断切换性能,可满足通信基础设施和工业应用的严格时序要求。该器件具有低抖动和高 PSNR 性能,可降低高速串行链路中的误码率 (BER)。

该器件具有两个 PLL 通道,最多可生成八个输出时钟(抖动低至 150-fs RMS)。每个 PLL 域可从任意四个基准输入中进行选择,以同步输出。

LMK05028 是一款高性能网络同步器时钟器件,提供抖动消除、时钟生成、高级时钟监控和优秀的无中断切换性能,可满足通信基础设施和工业应用的严格时序要求。该器件具有低抖动和高 PSNR 性能,可降低高速串行链路中的误码率 (BER)。

该器件具有两个 PLL 通道,最多可生成八个输出时钟(抖动低至 150-fs RMS)。每个 PLL 域可从任意四个基准输入中进行选择,以同步输出。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 6
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK05028 具有 EEPROM 的低抖动双通道网络同步器时钟 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2025年 2月 26日
第三方文档 Intel® Stratix® 10 SX SoC Development Kit User Guide 2019年 4月 12日
技术文章 How to achieve network synchronization clocks with TI digital PLLs PDF | HTML 2018年 6月 21日
应用手册 TI Network Synchronizer Clock Value Adds in Communications and Industrial Applic 2018年 4月 12日
应用手册 ITU-T G.8262 Compliance Test Results for the LMK05028 Digital PLL Network 2018年 4月 10日
用户指南 LMK05028 Registers 2018年 4月 10日

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LMK05028EVM — LMK05028 网络时钟发生器和同步器评估模块

LMK05028EVM 是一款用于评估 LMK05028 网络时钟发生器和同步器的评估模块。该 EVM 可用于器件评估、合规性测试和系统原型设计。
LMK05028 集成了两个具有可编程带宽的数字锁相环 (DPLL),用于实现输入的漂移和抖动衰减。该 EVM 包含针对时钟输入、振荡器输入和时钟输出的 SMA 连接器,以便连接到 50Ω 测试设备。通过板载 XO 和 TCXO 选项,可在自由运行、锁定或保持模式下评估 LMK05028。通过板载 USB 微控制器 (MCU) 接口,可在 PC 上使用 TI 的 TICS Pro 软件图形用户界面 (GUI) 来配置该 EVM。TICS Pro (...)

用户指南: PDF
TI.com 上无现货
支持软件

TICSPRO-SW TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件

下载选项
仿真模型

LMK05028 IBIS Model

SNAM222.ZIP (213 KB) - IBIS Model
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
设计工具

PLLATINUMSIM-SW PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGC) 64 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频