主页 时钟和计时 时钟发生器
主页
时钟和计时
时钟发生器

LMK3H0102-Q1

正在供货

采用体声波 (BAW) 技术、符合 PCIe 第 7 代标准的汽车级无基准时钟发生器

立即订购
数据表

LMK3H0102-Q1

正在供货
数据表 立即订购

产品详情

Number of outputs 2 Output type LP-HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 400 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 105 Features I2C, One-Time Programmable (OTP) memory, PCIe Gen 1 - 7 compliant, Pin programmable, Serial interface Rating Automotive
Number of outputs 2 Output type LP-HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 400 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 105 Features I2C, One-Time Programmable (OTP) memory, PCIe Gen 1 - 7 compliant, Pin programmable, Serial interface Rating Automotive
VQFN (RGT) 16 9 mm² 3 x 3
  • 符合面向汽车应用的 AEC-Q100 2 级标准
  • 环境温度：–40°C 至 105°C
  • 功能安全型：
  • 集成 BAW 谐振器，无需外部基准
  • 灵活的频率生成：
    • 两个通道分频器：多达三个独特的输出频率，范围为 2.5MHz 至 400MHz
    • LVCMOS 输出支持高达 200MHz 的频率：1.8V、2.5V 或 3.3V
    • OUT0 和 OUT1 引脚上的交流 LVDS、直流 LVDS、LP-HCSL 和 LVCMOS 组合
  • 总输出频率稳定性：±25ppm
  • 2 个运行模式：I2C 或预编程的 OTP
  • 符合 PCIe 第 1 代到第 7 代标准：具有或不具有 SSC、SRNS 和 SRIS 的通用时钟
  • 具有 SSC 时 PCIe 抖动极低：
    • PCIe 第 5 代通用时钟抖动：最大 57.5fs（PCIe 限制为 150fs）
    • PCIe 第 6 代通用时钟抖动：最大 34.5fs（PCIe 限制为 100fs）
    • PCIe 第 7 代通用时钟抖动：最大 29.6fs（PCIe 限制为 67fs）
  • 可编程 SSC 调制深度
    • 预编程：在 200MHz FOD 频率下进行 –0.1%、–0.25%、–0.3% 和 –0.5% 向下展频
    • 寄存器可编程：–0.1% 至 –3% 向下展频或 ±0.05% 至 ±1.5% 中心展频
  • 1.8V 至 3.3V 的电源电压
  • 内部 LDO，对于 LP-HCSL 输出，在 500kHz 开关噪声下具有 –93.1dBc PSNR
  • 输出到输出偏斜：<50ps
  • 失效防护数字输入引脚
  • 符合面向汽车应用的 AEC-Q100 2 级标准
  • 环境温度：–40°C 至 105°C
  • 功能安全型：
  • 集成 BAW 谐振器，无需外部基准
  • 灵活的频率生成：
    • 两个通道分频器：多达三个独特的输出频率，范围为 2.5MHz 至 400MHz
    • LVCMOS 输出支持高达 200MHz 的频率：1.8V、2.5V 或 3.3V
    • OUT0 和 OUT1 引脚上的交流 LVDS、直流 LVDS、LP-HCSL 和 LVCMOS 组合
  • 总输出频率稳定性：±25ppm
  • 2 个运行模式：I2C 或预编程的 OTP
  • 符合 PCIe 第 1 代到第 7 代标准：具有或不具有 SSC、SRNS 和 SRIS 的通用时钟
  • 具有 SSC 时 PCIe 抖动极低：
    • PCIe 第 5 代通用时钟抖动：最大 57.5fs（PCIe 限制为 150fs）
    • PCIe 第 6 代通用时钟抖动：最大 34.5fs（PCIe 限制为 100fs）
    • PCIe 第 7 代通用时钟抖动：最大 29.6fs（PCIe 限制为 67fs）
  • 可编程 SSC 调制深度
    • 预编程：在 200MHz FOD 频率下进行 –0.1%、–0.25%、–0.3% 和 –0.5% 向下展频
    • 寄存器可编程：–0.1% 至 –3% 向下展频或 ±0.05% 至 ±1.5% 中心展频
  • 1.8V 至 3.3V 的电源电压
  • 内部 LDO，对于 LP-HCSL 输出，在 500kHz 开关噪声下具有 –93.1dBc PSNR
  • 输出到输出偏斜：<50ps
  • 失效防护数字输入引脚

LMK3H0102-Q1 是一款 2 输出 PCIe 第 1 代至第 7 代兼容无基准时钟发生器，支持展频时钟 (SSC)。该器件基于 TI 专有的体声波 (BAW) 技术，无需任何晶体或外部时钟基准即可提供 ±25ppm 时钟输出。该器件可以同时提供 2 个 SSC 时钟、2 个非 SSC 时钟，或者同时提供 1 个 SSC 时钟和 1 个非 SSC 时钟。该器件满足从第 1 代到第 7 代的完整 PCIe 合规性，包括具有或不具有 SSC、独立基准无展频 (SRNS) 和独立基准独立展频 (SRIS) 的通用时钟。

可通过引脚或 I2C 接口轻松配置该器件。可以使用一个外部直流/直流转换器为该器件供电。有关电源滤波和通过直流/直流转换器供电的详细指南，请参阅电源相关建议。

有关每个 LMK3H0102Txx 配置的 OTP 默认设置，请参阅 LMK3H0102 配置指南。

LMK3H0102-Q1 是一款 2 输出 PCIe 第 1 代至第 7 代兼容无基准时钟发生器，支持展频时钟 (SSC)。该器件基于 TI 专有的体声波 (BAW) 技术，无需任何晶体或外部时钟基准即可提供 ±25ppm 时钟输出。该器件可以同时提供 2 个 SSC 时钟、2 个非 SSC 时钟，或者同时提供 1 个 SSC 时钟和 1 个非 SSC 时钟。该器件满足从第 1 代到第 7 代的完整 PCIe 合规性，包括具有或不具有 SSC、独立基准无展频 (SRNS) 和独立基准独立展频 (SRIS) 的通用时钟。

可通过引脚或 I2C 接口轻松配置该器件。可以使用一个外部直流/直流转换器为该器件供电。有关电源滤波和通过直流/直流转换器供电的详细指南，请参阅电源相关建议。

有关每个 LMK3H0102Txx 配置的 OTP 默认设置，请参阅 LMK3H0102 配置指南。
filter 查找其他 时钟发生器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 7
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK3H0102-Q1 无基准 2 差分或 5 单端输出 PCIe 第 1 代到第 7 代兼容可编程 BAW 时钟发生器 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2025年 11月 12日
应用手册 LMK3H0102-Q1 CISPR-25 和 CISPR-32 EMI 报告 PDF | HTML 英语版 2025年 8月 19日
应用手册 Clocking Selection Guide for FPD-Link III and FPD-Link IV SerDes. PDF | HTML 英语版 PDF | HTML 2025年 5月 4日
技术文章 不只是石英：BAW 時脈如何重新定義 ADAS 與 IVI PDF | HTML 2025年 4月 15日
技术文章 超越石英钟：BAW 时钟如何重新定义 ADAS 和 IVI PDF | HTML 英语版 PDF | HTML 2025年 4月 11日
技术文章 쿼츠의 한계를 넘어: BAW 클록이 ADAS 및 IVI 를 재정의하는 방법 PDF | HTML 2025年 4月 11日
功能安全信息 LMK3H0102-Q1 Functional Safety FIT Rate, FMD and Pin FMA PDF | HTML 2024年 10月 3日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LMK3H0102EVM — LMK3H0102 评估模块

LMK3H0102 评估模块提供了完整的时钟平台，可评估 LMK3H0102 具有 BAW（体声波）集成式振荡器的时钟发生器的时钟性能、引脚配置、软件配置和特性。
用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGT) 16 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频