主页 时钟和计时 时钟抖动清除器和同步器
主页
时钟和计时
时钟抖动清除器和同步器

LMK5C33216

正在供货

适用于通过 BAW 进行无线通信且采用 JESD204B 的超低抖动时钟同步器

立即订购
数据表

LMK5C33216

正在供货
数据表 立即订购

产品详情

Function Clock network synchronizer Number of outputs 16 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 16 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGC) 64 81 mm² 9 x 9
  • BAW APLL 在 491.52MHz 时具有 40fs RMS 抖动
  • 三个具备配对的模拟锁相环 (APLL) 的高性能数字锁相环 (DPLL)
    • 可编程 DPLL 环路带宽范围为 0.01Hz 至 4kHz
    • 当 TDC 速率 ≥ 20MHz 时，在122.88MHz DPLL TDC 噪声下，在 100Hz 偏移频率处为 –116 dBc/Hz
  • 两路差分或单端 DPLL 输入
    • 1Hz 至 800MHz 差分
    • 采用相位抑制和/或相位压摆控制的无中断切换
    • 基于优先级的基准选择
  • 16 路可编程格式的输出
    • 1000MHz LVPECL/LVDS/HSDS
    • OUT4 和 OUT6 上的 3000MHz CML
    • OUT0 和 OUT1 上的 200MHz LVCMOS
  • 3.3V 单电源，具有内部 LDO
  • I2C 或 3 线/4 线 SPI 接口
  • 需要单个 XO/TCXO/OCXO
  • 40 位 DPLL or APLL DCO，< 1ppt
  • 退出时进行相位构建的保持
  • 具有可编程延迟的零延迟模式
  • 用户可编程的 EEPROM
  • 支持 105°C PCB 温度
  • BAW APLL 在 491.52MHz 时具有 40fs RMS 抖动
  • 三个具备配对的模拟锁相环 (APLL) 的高性能数字锁相环 (DPLL)
    • 可编程 DPLL 环路带宽范围为 0.01Hz 至 4kHz
    • 当 TDC 速率 ≥ 20MHz 时，在122.88MHz DPLL TDC 噪声下，在 100Hz 偏移频率处为 –116 dBc/Hz
  • 两路差分或单端 DPLL 输入
    • 1Hz 至 800MHz 差分
    • 采用相位抑制和/或相位压摆控制的无中断切换
    • 基于优先级的基准选择
  • 16 路可编程格式的输出
    • 1000MHz LVPECL/LVDS/HSDS
    • OUT4 和 OUT6 上的 3000MHz CML
    • OUT0 和 OUT1 上的 200MHz LVCMOS
  • 3.3V 单电源，具有内部 LDO
  • I2C 或 3 线/4 线 SPI 接口
  • 需要单个 XO/TCXO/OCXO
  • 40 位 DPLL or APLL DCO，< 1ppt
  • 退出时进行相位构建的保持
  • 具有可编程延迟的零延迟模式
  • 用户可编程的 EEPROM
  • 支持 105°C PCB 温度

LMK5C33216 是一款高性能网络时钟发生器、同步器和抖动衰减器，具有高级参考时钟选择和无中断切换功能，可满足通信基础设施应用的严格要求。

LMK5C33216 集成了 3 个 DPLL，具有可编程环路带宽且无外部环路滤波器，尽可能提升了灵活性和易用性。每个 DPLL 相位将配对的 APLL 锁定到 DPLL 基准输入。APLL 基准决定了长期频率精度。

3 个 APLL 可以独立于其配对的 DPLL 运行，并从另一个 APLL 级联从而提供可编程频率转换。APLL3 采用使用 TI 专有的体声波 (BAW) VCBO 技术的超高性能 PLL，可生成具有 40fs RMS 抖动的输出时钟，而不受 XO 和基准输入的抖动和频率的影响。APLL1 和 APLL2 提供用于其他频域的选项。

该器件可通过 I2C 或 SPI 接口进行全面编程。板载 EEPROM 可用于自定义系统启动时钟。

LMK5C33216 是一款高性能网络时钟发生器、同步器和抖动衰减器，具有高级参考时钟选择和无中断切换功能，可满足通信基础设施应用的严格要求。

LMK5C33216 集成了 3 个 DPLL，具有可编程环路带宽且无外部环路滤波器，尽可能提升了灵活性和易用性。每个 DPLL 相位将配对的 APLL 锁定到 DPLL 基准输入。APLL 基准决定了长期频率精度。

3 个 APLL 可以独立于其配对的 DPLL 运行，并从另一个 APLL 级联从而提供可编程频率转换。APLL3 采用使用 TI 专有的体声波 (BAW) VCBO 技术的超高性能 PLL，可生成具有 40fs RMS 抖动的输出时钟，而不受 XO 和基准输入的抖动和频率的影响。APLL1 和 APLL2 提供用于其他频域的选项。

该器件可通过 I2C 或 SPI 接口进行全面编程。板载 EEPROM 可用于自定义系统启动时钟。
open-in-new 查找其他 时钟抖动清除器和同步器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索，并重试。
查看全部 4
类型 项目标题 下载最新的英语版本 日期
* 数据表 采用 JESD204B 的 LMK5C33216 超低抖动时钟同步器，用于配备 BAW 的无线通信 数据表 (Rev. B) PDF | HTML 下载英文版本 (Rev.B) PDF | HTML 2021年 10月 4日
EVM 用户指南 LMK5C33216EVM User's Guide (Rev. A) PDF | HTML 2021年 2月 15日
应用手册 ITU-T G.8262 Compliance Test Results for the LMK5C33216 PDF | HTML 2020年 12月 23日
用户指南 LMK5C33216 Programming Guide PDF | HTML 2020年 12月 18日

设计和开发

如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。

评估板

LMK5C33216EVM — LMK5C33216 时钟同步器 DPLL 2 输入 16 输出评估模块

LMK5C33216EVM 是一款用于评估 LMK5C33216 网络时钟发生器和同步器的评估模块 (EVM)。该 EVM 可用于器件评估、合规性测试和系统原型设计。LMK5C33216 集成了三个模拟 PLL (APLL) 和三个具有可编程环路带宽的数字 PLL (DPLL)。该 EVM 包含针对时钟输入、振荡器输入和时钟输出的 SMA 连接器，以便连接到 50Ω 测试设备。通过板载 TCXO，可在自由运行、锁定和保持模式下评估 LMK5C33216。通过板载 USB 微控制器 (MCU) 接口，可在 PC 上使用 TI 的 TICS Pro 软件图形用户界面 (GUI) 来配置该 (...)
用户指南: PDF | HTML
TI.com 上无现货
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
下载
仿真模型

LMK5C33216 IBIS model

SNAM241.ZIP (206 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚数 下载
VQFN (RGC) 64 了解详情
应遵守 TI 的评估模块标准条款与条件.

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频