返回页首

产品详细信息

参数

Function Ultra-low jitter clock generator Number of outputs 14 Output frequency (Max) (MHz) 2600 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type XTAL, LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features uWire Rating Catalog open-in-new 查找其它 时钟发生器

封装|引脚|尺寸

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new 查找其它 时钟发生器

特性

  • 高性能、超低抖动时钟发生器
  • 低抖动
    • 输出频率为 312.5MHz 时抖动小于 50fs (1.875MHz – 20MHz)
    • 输出频率为 312.5MHz 时抖动小于 150fs (12kHz – 20MHz)
  • 从低成本晶体或外部时钟生成多个时钟。
  • 14 路可编程输出格式(LVDS、LVPECL、CMOS)的输出
  • 多达 8 个独特输出频率。
  • 工业温度范围:–40°C 至 85°C
  • 2.37GHz – 2.6GHz 的可调 VCO 频率
  • 可编程分频器从低成本晶体生成多个时钟。
  • 3.15V 至 3.45V 工作电压

All trademarks are the property of their respective owners.

open-in-new 查找其它 时钟发生器

描述

LMK03806 器件是一款高性能、超低抖动、多速率时钟发生器,能够在频率高达 2.6GHz 的条件下针对 14 路输出合成 8 个不同的频率。每个输出时钟可设定为 LVDS、LVPECL 或 LVCMOS 格式。LMK03806 集成了高性能的整数 N PLL、低噪声 VCO 和可编程输出分频器,能够以低成本的晶体为 SONET、以太网、光纤通道、XAUI、背板、PCIe、SATA 和网络处理器生成多个参考时钟。

open-in-new 查找其它 时钟发生器
下载

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 9
类型 标题 下载最新的英文版本 日期
* 数据表 具有 14 个可编程输出的 LMK03806 超低抖动时钟发生器 数据表 (Rev. J) 下载英文版本 (Rev.J) 2018年 4月 12日
选择指南 TI Components for Aerospace and Defense Guide (Rev. E) 2017年 3月 22日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
技术文章 Clocking sampled systems to minimize jitter 2014年 7月 31日
应用手册 Crystal or Crystal Oscillator Replacement with Silicon Devices 2014年 6月 18日
技术文章 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
用户指南 LMK03806B Evaluation Board User Guide (Rev. A) 2013年 11月 26日
应用手册 正确理解时钟器件的抖动性能 2013年 1月 16日
用户指南 适用于 Xilinx FPGA 的模拟器件 解决方案指南 2012年 4月 24日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
LMK03806B 评估板
LMK03806BEVAL
document-generic 用户指南
299
说明

The LMK03806 Evaluation Board allows functional and performance verification of the LMK03806 ultra-low jitter clock generator.

特性
  • Low-jitter clock generation via 14 differential outputs
  • Selectable differential output type (LVPECL, LVDS, LVCMOS), selectable per clock output pair via uWire control
  • Crystal oscillator interface and buffered oscillator outputs
  • Single 3.3 V operation using onboard regulator options or direct supply (...)

软件开发

应用软件和框架 下载
时钟设计工具 - 环路滤波器和器件配置 + 仿真
CLOCKDESIGNTOOL The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
应用软件和框架 下载
德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件
TICSPRO-SW TICS 专业版软件用于对 CDC、LMK 和 LMX 的 EVM 进行编程。这些器件包含 PLL+VCO、合成器和时钟器件。
特性
  • 通过 USB2ANY 或板载 USB 接口对 EVM 进行编程。
  • 导出编程配置以在终端应用中使用。
IDE、配置、编译器或调试器 下载
CodeLoader 器件寄存器编程
CODELOADER The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

Loop (...)

设计工具和仿真

仿真模型 下载
SNAM102B.ZIP (101 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
设计工具 下载
Clock tree architect programming software
CLOCK-TREE-ARCHITECT 时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
特性
  • 接受客户特定的设计要求,如输入频率、输出频率、时钟格式和时钟计数
  • 在生成时钟树时考虑各种高级规范,如本底噪声和相位确定性要求
  • 提供清晰且直观的方框图
  • 评估每个产品和系统的关键性能指标(面积、价格、抖动和功率)
  • 生成设计报告(带有指向数据表、培训材料和软件工具的快速链接),以供将来参考

CAD/CAE 符号

封装 引脚 下载
WQFN (NKD) 64 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频