LMX2571-EP
- VID#：V62/21613-01XE
- -55 °C 至 +125 °C 工作温度
- 10MHz 至 1344MHz 范围内的任何频率
- 低相位噪声和毛刺
- -123dBc/Hz（在 480MHz 且偏移为 12.5kHz 时）
- -145dBc/Hz（在 480MHz 且偏移为 1MHz 时）
- 标准 PLL 本底噪声为 –231dBc/Hz
- 杂散优于 –75dBc/Hz
- 新型 FastLock 技术，缩短了锁定时间
- 新型整数边界毛刺去除技术
- 集成 5V 电荷泵和输出分频器，用于外部 VCO 操作
- 2、4 和 8 电平或者任意电平数直接数字 FSK 调制
- 一个 TX/RX 输出或两个扇出输出
- 低电流消耗
- 39mA 典型合成器模式（内部 VCO）
- 9mA 典型 PLL 模式（外部 VCO）
- 24 位分数 N Δ-Σ 调制器
- LMX2571 与 LMX2571-EP 之间的功能差异
- LMX2571-EP 没有 TrCtl 引脚
- LMX2571-EP 没有 OSCin* 引脚、差分模式和晶振模式
LMX2571-EP 器件是一款低功耗、高性能的宽带 PLLatinum™ 射频合成器，该器件集成了 Δ-Σ 分数 N PLL、多核电压控制振荡器 (VCO)、可编程输出分频器和两个输出缓冲器。VCO 内核的工作频率高达 5.376GHz，持续输出频率范围为 10MHz 至 1344MHz。
该合成器还可搭配外部 VCO 使用。在此配置下，需使用专用的 5V 电荷泵和输出分频器。
该合成器还包含一个独特的可编程乘法器，有助于去除毛刺，即使毛刺落在整数边界，系统也仍能够使用任一通道。
输出具有集成式 SPDT 开关，可用作 FDD 无线电应用中的发送和接收开关。并且可同时导通两个开关，以便同时提供双输出。
通过编程或引脚，LMX2571-EP 可支持直接数字 FSK 调制。此外，还支持离散电平 FSK、脉冲成形 FSK 以及模拟 FM 调制。
该合成器采用了全新的 FastLock 技术，即使在外部 VCO 与窄带回路滤波器搭配使用时，用户也能够在不到 1.5ms 的时间内从一个频率切换至另一频率。
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
功能与比较器件相似。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 具有 FSK 调制功能的 LMX2571-EP 低功耗、高性能 PLLatinum 射频合成器 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2022-6-16 |
| 应用手册 | 能为下一个高速转换器设计带来优势的实用时钟注意事项 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2025-4-29 | |
| 应用简报 | 射频合成器资源汇编 | PDF | HTML | 英语版 | PDF | HTML | 2024-10-23 | |
| 技术文章 | How to implement FM modulation | PDF | HTML | 2017-8-3 | |||
| 应用手册 | Frequency Shift Keying with LMX2571 | 2017-5-30 | ||||
| 应用手册 | LMX2571 Using a Programmable Input Multiplier to Minimize Integer Boundary Spurs | PDF | HTML | 2016-1-12 | |||
| 技术文章 | Timing is Everything: Improving integer boundary spurs in fractional PLL synthesiz | PDF | HTML | 2015-8-5 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程：CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHH) | 36 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。