产品详情

Number of outputs 11 Additive RMS jitter (typ) (fs) 51 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVDS, LVPECL Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, XTAL
Number of outputs 11 Additive RMS jitter (typ) (fs) 51 Core supply voltage (V) 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type HCSL, LVDS, LVPECL Input type CML, HCSL, HSTL, LVCMOS, LVDS, LVPECL, LVTTL, SSTL, XTAL
WQFN (RHS) 48 49 mm² 7 x 7
  • 3:1 输入多路复用器
    • 两个通用输入运行频率高达 3.1GHz,且接受 lvpecl、lvds、cml、sstl、hstl、hcsl 或单端时钟
    • 一个晶体输入可接受 10MHz 至 40Mhz 的晶体或单端时钟
  • 分为两组,每组具有五路差分输出
    • LVPECL,LVDS,HCSL 或高阻态(每个组可选)
    • LMK03806 时钟源为 156.25MHz 时的 LVPECL 附加抖动:
      • 20fs RMS(10kHz 至 1MHz)
      • 51fs RMS(12kHz 至 20MHz)
  • 频率范围:
    • LVPECL(DC 至 3100MHz)
    • LVDS(DC 至 2100MHz)
    • HCSL(DC 至 800MHz)
    • LVCMOS(DC 至 250MHz)
  • 经过 PCIe 滤波器后的附加 RMS 抖动:
    • 第 7 代:9.38fs (LVPECL)、10.1fs (HCSL)、12.6fs (LVDS)(最大值)
    • 第 6 代:13.4fs (LVPECL)、14.3fs (HCSL)、18.0fs (LVDS)(最大值)
    • 第 5 代:21.8fs (LVPECL)、23.6fs (HCSL)、30.3fs (LVDS)(最大值)
  • 高 PSRR:156.25MHz 时,–65dBc (LVPECL) 和 –76dBc (LVDS)
  • 通过同步使能输入提供 LVCMOS 输出
  • 由引脚控制的配置
  • VCC 内核电源:3.3V ± 5%
  • 三个独立的 VCCO 输出电源:3.3V 或 2.5V ± 5%
  • 工业温度范围:-40°C 至 +85°C
  • 3:1 输入多路复用器
    • 两个通用输入运行频率高达 3.1GHz,且接受 lvpecl、lvds、cml、sstl、hstl、hcsl 或单端时钟
    • 一个晶体输入可接受 10MHz 至 40Mhz 的晶体或单端时钟
  • 分为两组,每组具有五路差分输出
    • LVPECL,LVDS,HCSL 或高阻态(每个组可选)
    • LMK03806 时钟源为 156.25MHz 时的 LVPECL 附加抖动:
      • 20fs RMS(10kHz 至 1MHz)
      • 51fs RMS(12kHz 至 20MHz)
  • 频率范围:
    • LVPECL(DC 至 3100MHz)
    • LVDS(DC 至 2100MHz)
    • HCSL(DC 至 800MHz)
    • LVCMOS(DC 至 250MHz)
  • 经过 PCIe 滤波器后的附加 RMS 抖动:
    • 第 7 代:9.38fs (LVPECL)、10.1fs (HCSL)、12.6fs (LVDS)(最大值)
    • 第 6 代:13.4fs (LVPECL)、14.3fs (HCSL)、18.0fs (LVDS)(最大值)
    • 第 5 代:21.8fs (LVPECL)、23.6fs (HCSL)、30.3fs (LVDS)(最大值)
  • 高 PSRR:156.25MHz 时,–65dBc (LVPECL) 和 –76dBc (LVDS)
  • 通过同步使能输入提供 LVCMOS 输出
  • 由引脚控制的配置
  • VCC 内核电源:3.3V ± 5%
  • 三个独立的 VCCO 输出电源:3.3V 或 2.5V ± 5%
  • 工业温度范围:-40°C 至 +85°C

LMK00301 是一款 3GHz、10 路输出差分扇出缓冲器,旨在用于高频、低抖动时钟和数据分配以及电平转换。可以从两个通用输入或一个晶体输入中选择输入时钟。所选择的输入时钟被分配到两组输出,每组输出包含 5 个差动输出和 1 个 LVCMOS 输出。两个差分输出组都可以独立配置为 LVPECL、LVDS 或 HCSL 驱动器,也可禁用。LVCMOS 输出具有用于在启用或禁用时实现无短脉冲运行的同步使能输入。LMK00301 由一个 3.3V 内核电源和三个独立的 3.3V 或 2.5V 输出电源供电运行。

LMK00301 具有高性能、多用途和高功效特性,该器件旨在替代固定输出缓冲器器件,同时还能增加系统中的时序余裕。LMK00301 提供一种设计版本,即 LMK00301A,该版本在内核和输出电源域之间没有电源时序要求。

LMK00301 是一款 3GHz、10 路输出差分扇出缓冲器,旨在用于高频、低抖动时钟和数据分配以及电平转换。可以从两个通用输入或一个晶体输入中选择输入时钟。所选择的输入时钟被分配到两组输出,每组输出包含 5 个差动输出和 1 个 LVCMOS 输出。两个差分输出组都可以独立配置为 LVPECL、LVDS 或 HCSL 驱动器,也可禁用。LVCMOS 输出具有用于在启用或禁用时实现无短脉冲运行的同步使能输入。LMK00301 由一个 3.3V 内核电源和三个独立的 3.3V 或 2.5V 输出电源供电运行。

LMK00301 具有高性能、多用途和高功效特性,该器件旨在替代固定输出缓冲器器件,同时还能增加系统中的时序余裕。LMK00301 提供一种设计版本,即 LMK00301A,该版本在内核和输出电源域之间没有电源时序要求。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 5
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK00301 3GHz 10 路输出超低附加抖动 差分时钟缓冲器和电平转换器 数据表 (Rev. K) PDF | HTML 英语版 (Rev.K) PDF | HTML 2025年 11月 12日
应用手册 使用时钟缓冲器进行正弦波-方波转换 PDF | HTML 英语版 PDF | HTML 2024年 9月 4日
应用手册 PCIe 应用的时钟 PDF | HTML 英语版 PDF | HTML 2023年 11月 29日
应用手册 医学超声系统时钟 (Rev. A) 英语版 (Rev.A) PDF | HTML 2021年 12月 16日
应用手册 LMK时钟 family LVDS输出交流耦合设计注意事项 2021年 6月 10日

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LMK00301EVAL — LMK00301 评估板

The LMK00301 Evaluation Board allows functional and performance verification of the LMK00301 high-performance 1:10 differential fanout buffer device.

用户指南: PDF
TI.com 上无现货
支持软件

CLOCKDESIGNTOOL Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

支持的产品和硬件

支持的产品和硬件

仿真模型

LMK00301 IBIS Model (Rev. B)

SNAM031B.ZIP (118 KB) - IBIS Model
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
设计工具

PLLATINUMSIM-SW PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚 CAD 符号、封装和 3D 模型
WQFN (RHS) 48 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频