产品详细信息

Function Clock network synchronizer, Ultra-low jitter clock generator Number of outputs 4 RMS jitter (fs) 50 Output frequency (Min) (MHz) 0.000001 Output frequency (Max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type LVDS, CML, LVPECL, HCSL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features Integrated EEPROM, I2C, SPI, Pin programmable Operating temperature range (C) -40 to 85
Function Clock network synchronizer, Ultra-low jitter clock generator Number of outputs 4 RMS jitter (fs) 50 Output frequency (Min) (MHz) 0.000001 Output frequency (Max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Output type LVDS, CML, LVPECL, HCSL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features Integrated EEPROM, I2C, SPI, Pin programmable Operating temperature range (C) -40 to 85
VQFN (RGZ) 48 49 mm² 7 x 7
  • 一个数字锁相环 (DPLL),具有:
    • 无中断切换:±50ps 相位瞬态
    • 具有快速锁定功能的可编程环路带宽
    • 使用低成本 TCXO/OCXO 实现符合标准的同步和保持模式
  • 两个具备业界领先性能的模拟锁相环 (APLL):
    • 312.5MHz 频率下 50fs RMS 抖动 (APLL1)
    • 155.52MHz 频率下 125fs RMS 抖动 (APLL2)
  • 两个基准时钟输入
    • 基于优先级的输入选择
    • 在缺失参考时实现数字保持
  • 具有可编程驱动器的 四个时钟输出
    • 多达 四个不同的输出频率
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V LVCMOS 输出格式
  • 加电后自定义时钟的 EEPROM/ROM
  • 灵活的配置选项
    • 输入为 1Hz (1PPS) 至 800MHz
    • XO/TCXO/OCXO 输入:10MHz 至 100MHz
    • DCO 模式:< 0.001ppb/阶跃,可进行精确的时钟控制(IEEE 1588 PTP 从运行)
    • 先进的时钟监控和状态
    • I2C 或 SPI 接口
  • PSNR:–83dBc(3.3V 电源下噪声为 50mVpp)
  • 3.3V 电源,提供 1.8V、2.5V 或 3.3V 输出
  • 工业温度范围:-40 °C 至 +85 °C
  • 一个数字锁相环 (DPLL),具有:
    • 无中断切换:±50ps 相位瞬态
    • 具有快速锁定功能的可编程环路带宽
    • 使用低成本 TCXO/OCXO 实现符合标准的同步和保持模式
  • 两个具备业界领先性能的模拟锁相环 (APLL):
    • 312.5MHz 频率下 50fs RMS 抖动 (APLL1)
    • 155.52MHz 频率下 125fs RMS 抖动 (APLL2)
  • 两个基准时钟输入
    • 基于优先级的输入选择
    • 在缺失参考时实现数字保持
  • 具有可编程驱动器的 四个时钟输出
    • 多达 四个不同的输出频率
    • AC-LVDS、AC-CML、AC-LVPECL、HCSL 和 1.8V LVCMOS 输出格式
  • 加电后自定义时钟的 EEPROM/ROM
  • 灵活的配置选项
    • 输入为 1Hz (1PPS) 至 800MHz
    • XO/TCXO/OCXO 输入:10MHz 至 100MHz
    • DCO 模式:< 0.001ppb/阶跃,可进行精确的时钟控制(IEEE 1588 PTP 从运行)
    • 先进的时钟监控和状态
    • I2C 或 SPI 接口
  • PSNR:–83dBc(3.3V 电源下噪声为 50mVpp)
  • 3.3V 电源,提供 1.8V、2.5V 或 3.3V 输出
  • 工业温度范围:-40 °C 至 +85 °C

LMK5B12204 是一款高性能网络同步器时钟器件,提供抖动消除、时钟生成、先进的时钟监控和卓越的无中断切换性能,可满足通信基础设施和工业应用的严格时序要求。该器件具有超低抖动和高电源噪声抑制 (PSNR) 性能,可降低高速串行链路中的误码率 (BER)。

该器件可使用 TI 专有的体声波 (BAW) VCO 技术生成具有 50fs RMS 抖动的输出时钟,而不受 XO 和基准输入的抖动和频率的影响。

LMK5B12204 是一款高性能网络同步器时钟器件,提供抖动消除、时钟生成、先进的时钟监控和卓越的无中断切换性能,可满足通信基础设施和工业应用的严格时序要求。该器件具有超低抖动和高电源噪声抑制 (PSNR) 性能,可降低高速串行链路中的误码率 (BER)。

该器件可使用 TI 专有的体声波 (BAW) VCO 技术生成具有 50fs RMS 抖动的输出时钟,而不受 XO 和基准输入的抖动和频率的影响。

下载

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
显示全部 7 项
类型 标题 下载最新的英文版本 日期
* 数据表 LMK5B12204 具有两个频域的超低抖动网络同步器时钟 数据表 (Rev. A) 下载英文版本 (Rev.A) 2021年 10月 5日
用户指南 LMK5B12204 register programming manual 2020年 6月 1日
应用手册 Clocking high-speed 56G PAM-4 serial links with LMK05318 (Rev. A) 2019年 2月 22日
应用手册 ITU-T G.8262 Compliance Test Result for: LMK05318 (Rev. A) 2019年 2月 22日
应用手册 Supported synchronization modes with LMK05318 (Rev. A) 2019年 2月 22日
白皮书 BAW Technology Enables Ultra-Low Jitter Network Synchronizer for Clocking Advanc 2019年 2月 17日
应用手册 Jitter Cleaning with LMK05318 2019年 1月 16日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

评估板

LMK05318BEVM — Network synchronizer clock evaluation module

要开始使用此评估模块,请执行以下操作:
第 1 步:购买 EVM
第 2 步:根据用户指南设置默认跳线
第 3 步:下载 TICS Pro 并根据 EVM 快速入门说明操作

这是一款适用于 LMK05318B 网络同步器时钟器件的评估模块 (EVM)。
该 EVM 可在快速评估、合规性测试和系统原型设计中用作灵活的同步时钟源。SMA 端口可用于访问 LMK05318B 时钟输入和输出,以便连接到 50Ω 测试设备。该评估模块包含板载 XO (...)
现货
数量限制: 2
支持软件

TICS Pro Software v1.7.2 (Rev. AL)

SNAC072AL.ZIP (61999 KB)
仿真工具

PSPICE-FOR-TI — PSPICE® for TI design and simulation tool

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
封装 引脚 下载
VQFN (RGZ) 48 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

视频