PLLATINUMSIM-SW — PLLatinum Sim Tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
LMK1D210xL 是一款低噪声双通道时钟缓冲器,可将一个输入分配给最多 2 个 (LMK1D2102L)、4 个 (LMK1D2104L)、6 个 (LMK1D2106L) 或 8 个 (LMK1D2108L) LVDS 输出。输入可以为 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210xL 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅图 8-8)。
LMK1D210xL 缓冲器可针对不同的工作电源提供两种输出共模工作电压(0.7V 和 1.2V)。该器件为直流耦合模式应用提供了设计灵活性。
AMP_SELA/AMP_SELB 控制引脚可用于选择不同的输出振幅 LVDS (350mV) 或升压 LVDS (500mV)。除振幅选择之外,还可以使用同一引脚禁用输出。
该器件还支持时钟和数字输入引脚的Fail-Safe Input 功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | LMK1D210xL 超低附加抖动 LVDS 缓冲器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024年 11月 11日 |
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHA) | 40 | Ultra Librarian |
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。
PLLatinum Sim User's Guide
PLLatinum Sim software manifest
PLLatinum Sim 1.6.9 includes the ability to manually specify points on a phase noise curve (for VCOs or other devices that do not fit the standard three-point model), and as a result the phase noise estimation for many devices which use a BAW VCO is greatly improved. Also includes a bugfix for cascading noise inputs.