返回页首

产品详细信息

参数

Function Single-ended Additive RMS jitter (Typ) (fs) 70 Output frequency (Max) (MHz) 250 Number of outputs 2 VCC out (V) 2.5, 3.3 VCC core (V) 2.5, 3.3 Output skew (ps) 50 Features 1:2 fanout, Output enable control Operating temperature range (C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS open-in-new 查找其它 时钟缓冲器

封装|引脚|尺寸

TSSOP (PW) 8 19 mm² 3 x 6.4 open-in-new 查找其它 时钟缓冲器

特性

  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)

All trademarks are the property of their respective owners.

open-in-new 查找其它 时钟缓冲器

描述

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

open-in-new 查找其它 时钟缓冲器
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能和引脚相同,但与相比较的设备不等效:
NEW LMK1C1102 正在供货 2 Channel Output LVCMOS 1.8V Buffer LMK1C1102 is parametrically superior to the CDCLVC1102, more cost-effective than the CDCLVC1102, and has added features, such as synchronous output enable.

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 2
类型 标题 下载最新的英文版本 发布
* 数据表 CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family 数据表 2017年 2月 24日
应用手册 How to supply 1.8V signals to 3.3V CDCLVC11xx 2010年 11月 30日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
CDCLVC1104 评估模块
CDCLVC1104EVM
$149.00
说明
CDCLVC1104 是一款高性能、低附加相位噪声 VCMOS 时钟缓冲器。它有一个 LVCMOS 输入和 4 个 LVCMOS 输出。它还有启动引脚。此评估模块 (EVM) 旨在演示 CDCLVC1104 的电性能。然而,那些对 CDCLVC1102 或 CDCLVC1103 感兴趣的客户也可以使用此 EVM。为达到最佳性能,该评估板配备有 50Ω SMA 连接器和受控良好的 50Ω 阻抗微带传输线。
特性
  • 易于使用的评估板可扇出低相位噪声 LVCMOS 时钟信号
  • 简单的器件设置
  • 可通过跳线和 SMA 启动可配置引脚
  • 2.5 V 或 3.3 V 宽电源电压
评估板 下载
document-generic 用户指南
说明

DLP® LightCrafter Display 4710 EVM-G2 是一款易于使用的即插即用型评估平台,适用于全高清 DLP4710 芯片组。DLP4710 芯片组可用于多种显示应用中,例如移动投影仪(电池和交流供电)、无屏幕电视、交互式显示屏以及头戴式显示器 (HMD) 等可穿戴设备。DLP4710 芯片组由 DLP4710 (.47 1080p) 全高清 DMD、DLPC3439 显示控制器和 DLPA3005 PMIC/LED 驱动器组成。此 EVM 配有可直接用于生产的光学引擎并以小型封装提供分辨率(全高清)、亮度和编程能力的完美组合。

DLPDLCR4710EVM-G2 工具包括板、光学引擎、DMD、花线和 LED 电缆,旨在实现 16A 的最大 LED 电流。

 

特性
  • DLP4710,DLP 47 1080p 高清 DMD
  • DLPC3439,适用于 DLP4710 DMD 的数字控制器
  • DLPA3005,适用于 DLP4710 DMD 和 DLPC3439 控制器的 PMIC/LED 驱动器
  • 可直接用于生产环境的扬明光学 RGB LED 光源引擎
  • DLP4710、DLPC3439 配置和支持固件

设计工具和仿真

仿真模型 下载
SLLM088B.ZIP (263 KB) - IBIS Model

参考设计

参考设计 下载
用于高开关瞬态三相逆变器(用于伺服驱动器)的电流感应参考设计
TIDA-01455 — TIDA-01455 是增强型隔离式、内联、基于分流的精密相电流感应参考设计,用于三相逆变器。高 PWM 开关下的 GaN 或 SiC 逆变器面临的难题之一是在存在噪声(由于高 PWM (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本
参考设计 下载
采用光纤或双绞线接口、符合 EMI/EMC 标准的 10/100Mbps 以太网砖型模块参考设计
TIDA-00928 — 这一以太网砖型参考设计提供了一种简化的解决方案,因而无需多个铜线或光纤接口板。该设计采用小尺寸、低功耗的 10/100Mbps 以太网收发器来减小板尺寸,提供成本优化且可扩展的解决方案,降低高温工业应用的功耗。DP83822 (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.C)
参考设计 下载
采用 DLP Pico 技术的紧凑型全高清 1080p(高达 16 安培)投影显示参考设计
TIDA-01226 — 此参考设计具有 DLP Pico™ 0.47 英寸 TRP 全高清 1080p 显示芯片组并在 DLP LightCrafter Display 4710 G2 评估模块 (EVM) 中实现,支持在配件投影仪、无屏幕显示、交互式显示、可穿戴设备(包括头戴式显示)、标牌、工业和医疗显示等投影显示应用中采用全高清分辨率。此参考设计中使用的芯片组由 DLP4710 (0.47 1080p) DMD、DLPC3439 显示控制器和 DLPA3005 PMIC/LED 驱动器组成。
document-generic 原理图 document-generic 用户指南
参考设计 下载
采用 24 位 Δ-Σ ADC 的高精度 ±0.5% 电流和隔离式电压测量参考设计
TIDA-00835 — 此模拟前端 (AFE) 设计展示了如何将两个或多个 ∑-∆ ADC 连接起来以实现同步采样,以及如何扩大输入通道数量以提供最大的灵活性。通过将 AFE 与电流互感器 (CT) 和 Rogowski (...)
document-generic 原理图 document-generic 用户指南 document-generic 下载英文版本 (Rev.B)
参考设计 下载
用于测量保护继电器内的交流电压和电流且具有 Δ-Σ 芯片诊断功能的参考设计
TIDA-00810 — 此模拟前端 (AFE) 设计采用低分辨率的逐次逼近型寄存器 (SAR) ADC,以及与之并行的 24 位 ∑-∆ ADC 进行诊断集成。根据线路周期(RMS 或峰值),对两者的输出进行比较,以检测错误输出或不起作用的路径。TIDA-00810 设计融合了单极输入的诊断和精密测量。板载提供 AFE 所需电源。有关双极输入的信息,请参阅 TIDA-00835。
document-generic 原理图 document-generic 用户指南
参考设计 下载
符合 EN55011、工业级温度、10/100Mbps 以太网 PHY 砖型参考设计
TIDA-00207 此以太网 PHY 砖型参考设计可帮助德州仪器 (TI) 客户采用完全符合 EN5501 A 类 EMI 要求的 TI 工业以太网 PHY 收发器器件来快速设计系统并将其投向市场。此参考设计中采用一个 50 引脚接口来连接基于 32 位 Cortex M4 处理器的控制器板。该控制器板采用小外形规格设计(2 英寸 x 3 英寸),因此可轻松集成到现有产品中。 

此参考设计展示了 DP83848K 以太网 PHY 收发器器件的先进功能,支持 10/100 Base-T,并符合 IEEE 802.3 标准。整个参考设计采用单电源(采用板载稳压器的情况下为 5V,否则为 3.3V)工作。以太网 PHY 收发器所需的所有其他电压均在内部产生。

document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
TSSOP (PW) 8 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持